Слайд 1 - kosrad.ru

ФУНКЦИОНАЛЬНЫЙ КОНТРОЛЬ ПЛИС
ПРИ ПРОВЕДЕНИИ
РАДИАЦИОННЫХ ИСПЫТАНИЙ
Ахметов А.О., Бобровский Д. В., Калашников О.А., Некрасов П.В.
СТОЙКОСТЬ-2010, г. Лыткарино
1/22
Введение
В
системах
управления
современной
аппаратуры
специального
назначения
широко
применяются функционально сложные сверх большие
интегральные схемы (СБИС), к числу которых
относятся программируемые логические интегральные
схемы (ПЛИС)




Преимущества:
Быстродействие
Перепрограммируемость
Большое количество линий
ввода-вывода
Большое количество
ресурсов
2/22
Обзор ПЛИС
Фирмы производители:
Xilinx
Altera
Actel
Lattice Semiconductor
Atmel
КТЦ “Электроника”
САПР:
ISE
Quartus
Libero IDE
ispLEVER
FPGA ids
Архитектуры
ПЛИС:
FPGA
CPLD
Antifuse
3/22
Дозовые эффекты в ПЛИС
Функциональные отказы.
 Потеря информации в конфигурационной и
пользовательской памяти ;
 “Залипание” информации в ячейках памяти,
невозможность перезаписи;
 Отказы внутренних блоков.
Параметрические отказы.
Деградация Iсс [А];
Деградация Uoh [В], Uol [В];
Деградация Uih [В], Uil [В];
Деградация временных характеристик.
4/22
Параметрический контроль ПЛИС
Контроль электрических параметров ПЛИС не отличается
от стандартной процедуры для других ИС.
В процессе производится измерение
 статического тока потребления
 напряжения высокого и низкого логических уровней
 входные пороговые напряжения
Наличие большого количества однотипных блоков
позволяет использовать интегральный подход при оценке
динамических параметров ПЛИС, таких как время
переключения триггера и др.
5/22
Методы функционального контроля ПЛИС
Существующие методы функционального контроля ПЛИС:
1. 100% Функциональный контроль на “тестерах”
2. Функциональный контроль в составе системы
3. Использование оригинальной тестовой прошивки
•
Упрощенная прошивка типа “многоразрядный счетчик”
•
Специализированная прошивка, позволяющая проводить
независимый функциональный контроль базовых блоков ПЛИС
Полный функциональный
контроль ПЛИС
Полный ФК ПЛИС на промышленных тестерах
+ Наиболее полное тестирование
- Большое время тестирования
- Большое время на подготовку теста
- Габаритные размеры не позволяющие использовать
вблизи источников воздействия и ограничивающие
мобильность
- Высокая стоимость
В большинстве случаев
невозможно использовать
при радиационных испытаниях
6/22
Функциональный контроль ПЛИС
в составе устройства
Функциональный контроль в составе устройства
+ малые трудозатраты на подготовку эксперимента
- Относительная применимость полученных результатов
для другого использования данной ПЛИС
- Необходимость защиты активных компонентов платы
от воздействия излучения
Редкое использование
из-за ограниченности
полученных результатов
7/22
Функциональный контроль
с использованием оригинальной
тестовой прошивки
8/22
Зависит ли уровень стойкости ПЛИС к накопленной дозе от прошивки?
Какую оптимальную прошивку использовать, чтобы определить уровень
стойкости и отказавший блок ПЛИС?
Прошивка типа
“Многоразрядный счетчик”,
“Сдвиговый регистр”
+ Максимальное заполнение ПЛИС
- Не все типы ресурсов ПЛИС
задействуются
- В случае отказа невозможно
определить отказавший блок
Тестирование всех
примитивов ПЛИС
по отдельности.
+ Возможность тестирования всех
ресурсов ПЛИС по отдельности
+ В случае отказа определяется
отказавший блок
- Повышение трудоемкости
при тестировании
9/22
Типичная структура ПЛИС FPGA
ПЛИС
Конфигурационный логический блок
Таблица преобразования – LUT
Запоминающий элемент – триггер
Мультиплексор
Логика ускоренного переноса– одноразрядный сумматор
Блочная память
Дополнительные аппаратные ресурсы
ядро DSP процессора
PLL
Ethernet и д.р.
Блоки ввода-вывода
Тестовая прошивка типа
“Счетчик”, “Сдвиговый регистр”
10/22
Сдвиговый
регистр
Многоразрядный
счетчик
Контроль функционирования
запоминающих элементов
логических ячеек.
N∙tзадержки
11/22
Контроль функционирования
мультиплексоров логических ячеек
A0..A31
OUT
12/22
Контроль функционирования
блочной памяти ПЛИС и
таблицы преобразования(LUT)
Запись
0xAA
Чтение
Сравнение
Запись
0x55
Чтение
13/22
Сравнение
Контроль функционирования
логики ускоренного переноса
Вх. данные 1
Вх. данные 2
Перенос
Вых. данные
14/22
15/22
Контроль функционирования блока PLL
fpll_вх
fpll_вых = 2∙fpll_вх
fpll_вых = fpll_вх/2
Аппаратное обеспечение
эксперимента
16/22
Шасси PXI-1033 с встроенным
контроллером ExpressCard.
Плата цифро-аналогового
ввода/вывода PXI-7841R
(96 цифровых линий 40МГц,
8 аналоговых входов/выходов).
Управляемый источник
питания PXI-4110 (3 управляемых
канала 0…6В, 0…20В, -20…0В).
Высокоскоростная плата
цифрового ввода вывода PXI-6542
(32 цифровых линии, 100 МГц)
Программное обеспечение
эксперимента.
17/22
Результаты.
Контролируемые блоки ПЛИС
18/22
Функциональный контроль
1. Запоминающий элемент(триггер) логической ячейки
2. Мультиплексоры логической ячейки
3. Блочная память
4. Таблицы преобразования(LUT)
5. Конфигурационная память
Параметрический контроль:
1. Ток потребления
2. Напряжение высокого логического уровня
3. Напряжение низкого логического уровеня
19/22
Результаты тестирования ПЛИС EPF10K50
Блочная память
График зависимости доли отказавших
ячеек блочной памяти от
накопленной дозы
Триггер логической ячейки
График зависимости времени
переключения триггера логической
ячейки от накопленной дозы
20/22
Результаты тестирования ПЛИС AX250
Блок PLL
График зависимости выходной частоты PLL
от накопленной дозы
21/22
Зависимость уровня стойкости
ПЛИС от прошивки
+
28
+
+
+
32
+
+
36
+
40
+
50
200
+
+
+
+
+
+
─
220
+
+
─
+
+
─
240
+
+
─
+
+
+
─
+
─
260
+
+
─
+
+
─
+
─
300
+
+
─
+
Icc = 1A
Блочная
память
Триггер
+
PLL
Мультиплексор
+
Блочная
память
Триггер
+
Счетчик
Сдвиговый
регистр
24
Доза, к. ед.
Счетчик
AX250
Доза, к. ед.
EPF10K50
320
Icc = 1A
22/22
Выводы
1. Уровень стойкости зависит от прошивки ПЛИС.
Таким образом, необходимо подобрать оптимальную
прошивку ПЛИС, способную выявить дозовые деградации
характерных параметров примитивов ПЛИС.
2. Использование прошивок типа “Счетчик”
может привести к значительному завышению уровня
стойкости ПЛИС.
3. Требуется разработка специализированной прошивки