Л е к ц

Лекция № 11
Физические ограничения, препятствующие уменьшению размеров конструктивных элементов БИС
Успехи литографии обеспечивают уменьшение размеров элементов БИС
до 0.1 мкм и менее. Методы создания полупроводниковых слоев, например,
молекулярно-лучевая эпитаксия, могут обеспечить получение субмикронных
толщин. Таким образом, основной вопрос - это выяснение физических ограничений, определяющих минимальные размеры, при которых еще сохраняют
работоспособность полупроводниковые приборы на традиционных принцип ах .
Одно из наиболее фундаментальных ограничений - это плотность мощности. Экспериментально показано, что в кремниевых микросхемах может
быть обеспечено отведение тепла от кристалла при средней мощности
750 Вт/см2. Эта величина во много раз превышает современные потребности.
В перспективе и такая столь высокая плотность мощности может быть повышена. Более серьезную проблему вызывает локальное повышение температуры из-за больших плотностей мощности в отдельных транзисторах. Для
квадрата со стороной 1 мкм на кремнии тепловое сопротивление равно
5*1030 К/Вт. Если допустить локальный разогрев прибора на 1030, для этого
потребуется мощность 2 мВт, а плотность мощности составит 2*105 Вт/см2.
Напряжение питания схемы вряд ли может быть снижено на 1 В. Приняв
напряжение на транзисторе равным 1 В, получим предельную плотность тока
2*105 А/см2.
Пределы уменьшения толщин полупроводниковых слоев транзисторной
структуры определяются уровнем их легирования. Повышение концентрации
примеси в базе снижает эффективность инжекции эмиттера и, следовательно,
коэффициент усиления по току. При уровне легирования базы 3*1018 см-3 и
использовании поликремниевого эмиттера экспериментально получены значения коэффициента усиления биполярных транзисторов по току свыше 50.
Легирование базы до 1019 и более приводит к появлению туннельного механизма переноса носителей между базой и эмиттером. Поэтому, предельную
концентрацию в базе можно оценивать как 4*1018 – 6*1018 см-3. Концентрацию примеси в коллекторе можно принять равной концентрации в базе. Для
такой структуры ширина области пространственного заряда эмиттерного и
коллекторного переходов равна, соответственно, 15 нм и 30 нм. В предельно
тонкой структуре ширина области электронейтральной базы должна быть не
менее длины релаксации импульса, которая при такой концентрации состав-
ляет около 20 нм. В более тонких структурах нарушаются условия использования уравнений, описывающих работу биполярного транзистора. При ширине электронейтральной базы 20 нм ее слоевое сопротивление составляет
5 кОм/квадрат. Пользуясь принципом пропорциональной миниатюризации,
можно оценить минимальный размер эмиттера в 0.1 мкм. Величина 0.1 мкм
соответствует отношению размера эмиттера к суммарной ширине эмиттерного перехода и электронейтральной базы, равному 3. При таком отношении
торцевая инжекция эмиттера еще будет преобладать над инжекцией не основных носителей в периферийную область базы, сохранятся условия применимости формул, описывающих работу прибора.
Предельные плотности тока в различных областях транзисторной структуры могут быть ограниченны насыщением дрейфовой скорости носителей в
коллекторе, высоким уровнем инжекции в базе и контактным сопротивлением металла к эмиттеру.
Оценка предельной плотности в коллекторе по формуле 1 дает величину
8*106 А/см2.
jKMAX = e * Nк*Vs
(1)
e - заряд электрона; Nк - концентрация в коллекторе; Vs = 107 см/сек насыщенная дрейфовая скорость носителей в кремнии.
Отсутствие эффектов высокого уровня инжекции в базе обеспечивается
при избыточной концентрации носителей меньше Nб. Допустив избыточную
концентрацию равной концентрации легирующей примеси (пб = Nб ), оценим плотность диффузионного тока.
N
j á MAX  e  D n  á ,
(2)
Wá
где Dn - коэффициент диффузии электронов; Wб - ширина электронейтральной базы.
Предельная плотность диффузионного тока - 106 А/см2. Крутизна передаточной характеристики биполярного транзистора определяется контактным
сопротивлением металла разводки к эмиттеру в том случае, когда сопротивление контакта - Rк превышает дифференциальное сопротивление эмиттерного перехода - Rэ.


Ê  T
или j Ý  T
(3)
jÝ
Ê
k - контактное сопротивление; T - температурный потенциал.
При k =10-7 Ом*см2 и температуре 300 К граничная плотность тока
jЭ = 2.5*105 А/см2. Хотя ограничение крутизны контактным сопротивлением
не является физическим пределом и допускает значительное превышение
граничной плотности тока, однако, схемотехнические применения требуют,
чтобы схема с резистивной нагрузкой в коллекторе обладала усилением:
Rн > Rэ + Rк. Если Uл = RH * IЭ - логический перепад, то усиления не будет
при
U Ë  T
(4)
jÝ 
Ê
При логическом перепаде 100 мВ усиление сигнала в схеме исчезает с
превышением плотности тока 5*102 А/см.
Оценки показывают, что в предельных биполярных транзисторах ограничения плотности тока определяются не полупроводниковой структурой
приборов, а логическим перепадом схемы и совершенством технологии создания металлизированных контактов.
Ограничение на плотность тока в эмиттерном контакте и проводниках
накладывает явление электромиграции, определяющее надежность изделий.
Плотность тока в алюминиевом проводнике при комнатной температуре не
должна превышать 105 А/см2. Использование многослойных и многокомпонентных материалов для создания металлизации позволяет повысить предельную плотность тока до 3  5 * 105 А/см2, а дополнительное снижение рабочей температуры до 106 А/см2.
Связь топологических размеров конструктивных элементов с быстродействием БИС
До тех пор пока быстродействие БИС определяется задержками логических элементов, уменьшение топологических размеров конструктивных элементов увеличивает быстродействие схемы. С уменьшением размеров транзисторов уменьшаются их выходные токи и, следовательно, их нагрузочная
способность. Для оценки предельной нагрузочной способности логических
элементов необходимо рассмотреть активные приборы совместно с системой
металлизации в условиях ограничения плотности тока.
Для снижения перекрестных помех проводники в сверхбыстродействующих БИС выполняют в виде экранированных или микрополосковых линий.
Принцип пропорциональной миниатюризации требует с уменьшением ширины и толщины проводников уменьшать и толщины изолирующих слоев. При
использовании в качестве диэлектрика двуокиси кремния предельная погонная емкость проводников любой ширины составляет 2 пФ/см.
Оценку параметров БИС с предельными параметрами проведем на основе регулярного массива из N логических элементов, рассмотренного ранее в
лекциях. Сделаем для этого дополнительные предположения. Логические
элементы построены на биполярных транзисторах и имеют резистивные
нагрузки. Отношение числа выводов элементарной схемы к суммарному числу объединений по входам и выходам равно m/(Fi + F0) = 2 предельная плот-
ность тока в эмиттере jЭ = 2*105 А/см2. Пусть разводка логических связей выполнена в двух уровнях, которые полностью заняты проводниками. Ширина
проводника первого уровня, зазор между проводниками и размер эмиттера
равны минимальному литографическому размеру - a. Ширина проводников и
зазор между проводниками во втором уровне разводки равны 2*a, следовательно, общая длина проводников второго уровня вдвое меньше, чем первого. В схемах с резистивными нагрузками на перезарядку емкости разводки
отводится не более половины логического тока, т.е. 0.5 * IЭ = 0.5 * jЭ * a2. Используя формулы ( 7 ), ( 8 ), ( 9 ), получим длину проводников, приходящихся
на один логический элемент.
Общая длина всех проводников схемы
e  m  N     1
2   
L 
I
(5)
Fi  F0   2   
число проводников
MCB 
mN
Fi  F0
Если  = 1.5, то средняя длина проводника
L
   4 N  CP
M
Площадь массива
e mN 4
N  L 
 N
Fi  F0
отсюда  
4
m
 a
3
Fi  F0
8
 a 4 N ,
3
т.к.
Емкость проводника CÏÐ 
(7)
(8)
(9)
Средняя длина проводника
4
m
CP   a
4N
3
Fi  F0
CP 
(6)
( 10 )
m
 2 по условию расчета
Fi  F0
8
 ÑÏ  à 4 N
3
( 11 )
Время задержки логического элемента, определяемое только емкостью
проводников оценим по формуле
t ÇÄ
Ñ
 UÏ
 ÏÐ
0.5  I Ý
16  ÑÏÐ  4 N

3  jÝ  a
( 12 )
При a = 1 мкм, Uл = 0.2 В и N = 104 задержка логического элемента возрастет на 12 пс за счет влияния емкости разводки. Для БИС, имеющей 105
вентилей, задержка возрастет на 36 пс.
Кроме задержки логических элементов, скорость распространения сигналов в схеме зависит и от задержки сигнала в распределенных RC линиях
связи. Считаем, что металлические дорожки имеют толщину, равную половине ширины. Для минимального размера - a сечение проводника равно
0.5*a2. Среднее время задержки сигнала в проводнике, определяемое его распределенными RC параметрами, оценим по формуле
2
t RC
 m 
1
16
  RÏÐ  Ñ 
 ÑÏ   
 N
2
9
 Fi  F0 
( 13 )
 - удельное сопротивление металла.
Для алюминия тонких проводников = 4*10-6 Ом*см. В схеме с N = 104
задержка алюминиевого проводника составляет менее 1 пс, а для БИС, имеющей 105 вентилей - 6.4 пс.
Оценим среднюю плотность мощность в рассмотренном массиве логических элементов. Площадь одного логического элемента, определяемая площадью проводников, равна
2
SËÝ
16  m 
2


  N a
9  Fi  F0 
Мощность элемента
PЛЭ = UП * jЭ * a2,
Uп - напряжение питания схемы.
Средняя плотность мощности в схеме
PËÝ
UÏ  j Ý

2
SËÝ
16  m 

  N
9  Fi  F0 
( 14 )
( 15 )
( 16 )
При UП = 2 В и числе вентилей в схеме N = 104 средняя плотность мощности н превышает 500 Вт/см2, что меньше уже достигнутых результатов
( 750 Вт/см2 ). Увеличение степени интеграции приводит только к снижению
плотности мощности. Для сложных логических схем ограничение на среднюю плотность мощности не является критическим.
Рассмотренные закономерности конструирования логических БИС показывают, что увеличение степени интеграции приводит к возрастанию влия-
ния проводящих соединений на динамические параметры схемы в целом.
Рост числа вентилей препятствует уменьшению размеров полупроводниковых приборов при единой системе топологических ограничений. Оценка минимальных размеров полупроводниковых приборов в сложившейся ситуации
зависит от величины допустимых задержек в схеме. Минимальный топологический размер оценен в 0.25 мкм. Совершенствование системы металлизации
путем уменьшения ширины проводников и увеличения числа уровней разводки позволит дополнительно уменьшить токи и размеры логических элементов. В этом случае, минимальные размеры транзисторов останутся значительно больше, чем в элементах разводки.