1.История развития ЭВМ. Поколения ЭВМ.
- Ч.Бэббидж 1833г. – идея создания полностью автоматической вычислительной машины.
- Дж.Фон Нейтман 1945г. Развитие идей Бэббиджа.
-Два основных принципа, которые лежат в основе цифровой вычислительной техники, сформулированной
Нейманом:
1) Программное управление – полное автоматизаия достигается когда машина работает по программе.
2)Хранимая в памяти программа - программа должна быть в памяти, а не считываться от куда-то.
МЭСМ – малая электронно – счетная машина
БЭСМ – большая электронно – счетная машина
- Развитие вычислительной техники принято делить на поколения.
- Поколения ЭВМ прежде всего различаются по используемой элементной базе, а также по принятым
архитектурным решениям.
В процессе развития насчитываются 4 поколения на данный момент мы на 4ом поколении.
1ое поколение: Это машины на электронных лампах, созданные по классической структурной схеме.
2ое поколение: Это машины на полупроводниковой элементой базе (БЭСМ – 4)
3е поколение: Элементная база интегральные схемы малой степени интеграции, в третьем поколении
появилось программное обеспечение. ЕС ЭВМ – единая система электронных вычислительных машин.
СМ ЭВМ - система малых электронных вычислительных машин.
4ое поколение: большие и сверхбольшие интегральные схема.
- потом появились: микропроцессоры, микроЭВМ и ПК.
1975 год – первый ПК Альтаир 8800, 1978 Apple первый ПК 8 разрядов на микропроц intel 8080
1980 IBM PC ЭВМ 16 разрядов микропроц Intel 8086, 250 тыс. операций в секунду, 1983 IBM PC XT первый
HDD.
2. Классическая структурная схема ЭВМ. Состав и назначение усв.
ОП – оперативная память, предназначена для приема, хранения и выдачи двоичных слов данных, а также
двоичных кодов, команд и программ. Для хранения одного бита хранимых кодов используются
заопминающие элементы. Эти запоминающие элементы обязательно должны иметь 2 устойчивых состояния
0 и 1(вкл. И выкл.). Физ. Принципы хранения 0 и1 могут быть различными, но логический смысл еденичен –
хранения 0 и 1. Запоминающие элементы объединяются в слове данных определенной памяти. Ячейки ОП
пронумерованы различным образом, и этот номер ячейки является ее адресом, в ОП используется только
адресный принцип обращения к данным. ОП выполняет две операции: 1) чтение, 2) запись. При чтении
данных из ячейки памяти считываются и поступают в другие участки машины. При этом содержимое ячейки
памяти не регулируется и может участвовать в следующих вычислениях. При записи предыдущие данные в
ячейках памяти стираются и на место записываются новые данные .
АЛУ – арифметико – логическое устройство. Это усво предназначено для приема, временного хранения
операндов, выполнения над этими операндами заданной машинной операции и выдачи результата
исполнения этой операции. Операция задается из некоторой определенной совокупности арифметических,
логических операций и операций специальной арифметики, заданная совокупность машинных операций
представляет собой систему машинных команд. Фактически АЛУ представляет собой единственное усво,
которое может преобразовывать данные путем выполнения машинных операций.
УУ – устройство управления, управляет всеми узлами машины, выдавая управляющие сигналы. УУ – может
заставлять ОП прочесть какие-то данные, принять АЛУ эти данные на какие-то узлы, выполнить над ними
определенные действия и тд.
Уввв и Увыв – усво ввода и вывода. Это интерфейс, связь м внешним миром через эти устройства человек
взаимодействует с машиной. Вычислительная машина – выполняет программу вычисления. Эта программа
состоит из последовательности машинных команд. Каждая машинная команда указывает каккую машинную
операцию надо выполнить и над какими операндами (данными) эту операцию необходимо выполнить.
В соответствии с принципами Фон Неймана мы должна каждую команду представить в двоичной форме,
чтобы она могла сохраняться в ОП. С этой целью все команды закодированы (представлены в двоичной
форме). Этот двоичный код называется кодом операции. Машинные операции задаются кодом операции. Как
правило, в команде указывается не сами данные, а адреса их хранения в ОП. В общем случае наиболее
естественно выглядит трех – адресная команда, в которой код операции, адрес первого операнда, адрес
второго операнда и адрес результата.
первый столбец – КОП ( код операции, но это неточно)
Современная вычислительная машина выполняет 243 – 247 машинных операций, двух адресные команды
меньше места занимают, дольше выполнятются один из операндов портится ( как договорятся).
Одноадресные команды:
. Неадресуемый второй операнд сохраняется на
некотор(ые)(хз четам) предположительно: сформированном внутреннем регистре АЛУ, как правило это
регистр сумматора.
На этом же регистре сохраняется образуется и результат сохраняемой операции. Таким образом, этот
результат сразу может быть использован как второй операнд в след. команде., соверменные машины имеют
систему команд смешанной адресации двух, трех и одноадресной.
УУ – управляет работой всех ус-в.
В классической структуре есть 2 основных недостатка, которые существенно снижает эффективность работы
машины: 1) Машина проектировалась, производилась и потом работала с одним набором переферийных
устройств. УУ – непосредственно управляет работой этих ус-в. УУ заточена на управление конкретными Увв
и Увыв. 2) АЛУ – чисто электронное, Увв – Увыв – электромеханическое. АЛУ работает быстрее, чем Увв и
Увыв.
Самое плохое звено определяет общую эффективность системы. При такой схеме во время ввода и вывода
АЛУ простаивает.
3. Архитектура ЭВМ третьего поколения
Проблему совемещения во времени работы многочисленных немедленно действующих переферийных ус-в с
работой быстродействующего процессора - решили в структуре 3го поколения, она имеет вид
ВЗУ – внешнее запоминающее усво.
КВВ – канал ввода и вывода.
В структуре этих машин для связи процессора с переферийными ус-вами используется КВВ (по сути это
специализированный канал ввода и вывода): - КВВ принимает от процессора мысль, самую общую
информацию о выполняемой операции ввода и вывода.
1)
2)
3)
4)
Направление операции – ввод или вывод.
Кол-во передаваемых байт (объем данных).
Начальный адрес той области памяти с которой прозводится обмен данными
Адрес или номер переферийного ус-ва участвующего в этом обмене.
Объем этих данных невелик, а оба ус-ва: и процессор и КВВ электронные. Поэтому передача этих данных
выполняется за очень короткий промежуток времени. После этого управление операцией ввода вывода канал
принимает на себя. Процессор при этом отключается от канала и может продолжать выполнение либо
прерванной программы, либо какойто другой программы. Легко реализуется мульти программным
решением. КВВ получив эту общую инф преобразует ее в действие присущее конкретному переферийному
устройству. Переферийные усва отличаются по быстродействию: 1) Есть медленные УВВ. 2) быстрые ВЗУ хз\\
Соответственно каналы тоже делятся на 2 типа:
1) Мультиплексный канал к которому подключены медленные ус-ва.
2) ВЗУ подключаются к селекторному каналу
Мультиплексный канал обслуживает подключенные к нему ус-ва в режиме разделения времени. В этом
режиме канал последовательно начиная с первого Увв выделяет им квант времени достаточной для передачи
небольшой порции информации, как правило это 1 байт т.е. один символ. Таким образом, обслуживаются
наследовательно все ус-ва. После этого процесс начинается сначала. Адрес внешнего ус-ва задается 1 байтом.
Отсюда следует, к мультипликативному каналу логично подключить 256 ус-в.
К селекторному каналу подключается быстродействующие устройства.(также 256). Для жестких дисков
характерен пакетный режим обмена данными. Это значит, что активное ус-во полностью захватывает канал га
все время передачи данных. Поэтому режим разделения времени не может быть реализован. В остаьных усвах подключенных к каналу могут выполняться лишь служебные действия по подготовке к обмену данными.
В вычисл машинах от 2 до 6 селекторных каналов (6*256 – устройств), машины таких классов чрезвычайно
дорогие. Для того чтобы такие машины были доступны для массовых покупателей их устройство упрощали.
Следует, уменьшить разрядность с 64 на 32 или 16., уменьшить систему команд: не 256, а 49-50. Уменьшить
КВВ ( не 256 внешних устройств а меньше.)
Система с общей шиной(хз сюда это или нет, но наверна да)
В результате появилась СсОШ:
Все ус-ва машины подключены к общей (одной) шине (и ВЗУ и Увв). В любой момент времени только между
двумя ус-ми может быть обмен данными через эту шину. (Большинство современных ПК).
Каждое переферийное устройство подключается через унифицированный интерфейс ( с помощью
контроллера и драйвера).
4. Микропрограммное управление исполнением операций
Все машинные операции в арифмитическом устр-ве выполняются в одном или нескольких операционных ус-х
Операционное усво состоит из: 1) Операционного автомата, 2)Управляющего автомата
- Операционный автомат предназначен для приема и временного хранения обрабатываемых операндов
выполнения над ними требуемой преобразований и выдачи их в оперативную память. Упр автомат .
устройство в соответствии с выполняемой операцией вырабатывает серию управляющих сигналов, которые
воздействуют на отдельные узлы опер автомата и обеспечивают выполнение заданной операции.
Последовательность вырабатываемых упр сигналов не является жестко заданной для конкретной операции.
Эта последовательность корректируется под воздействием осведомительных сигналов x, вырабатываемых в
операционном автомате.
ОА- операционный автомат, УА – управляющий автомат
Выполнение машинных операций осуществляется на основе микропрограммного управления. Каждое
машинное действие разбивается на последовательность элементарных машинных действий связанных
преобразованием либо передачей двоичных слов. Каждое такое эл. Действие называется микрооперацией.
Выполнение микроопераций выполняется под водействием упр сигнала за 1 такт машинного времени (ТМВ).
ТМВ – это временной интервал между двумя соседними импульсами от задающего генератора компьютера. В
одном такте может быть выполнена ни одна микрооперация, а несколько, но с одним условием – они должны
быть совместны. Совокупность микроопераций выполненных в 1 такте называется микрокомандой.
Осведомительные сигналы х могут корректировать последовательность исполняемых микрокоманд. Таким
образом, последовательность микрокоманд и осведомительных сигналов представляет микропрограмму
испоолняемой машинной операций. Для записи микроопераций используется оператор присваивания. В левой
части оператора записывается идентификатор некоторого (хз) с памятью. В правой части, также
идентификатор, либо константа, либо простое арифм выражение.
Рг – регистр К= Рг ОП оперативная память
СчетчикАК=А(А-операнд)
Для передачи содержимого некоторого участка памяти используются квадратные скобки, которые являются
синонимом слова адрес
В присваивании могут учавствовать отдельные разряды регистра:
У14:
Для записи о=логических условий используются булевские функции или символы операций отношений. Для
записи микропрограмм используется либо графичкая либо аналитическая форма.
В графической форме для записи микропрограмм используется граф-микропрограммы или граф-схемы
алгоритма. В графе микропрограммы используются вершины следующих пяти типов: 1)начальная вершина и
оконечная вершина определяют начало и окончание микропрогаммы:
НАЧ и КОН
2) Операторная вершина – много входов и один выход, ее содержимым является микрокоманда:
3) Условная вершина – содержимое является проверяемое логичское условие. (много вх и 2 вых)
Выходы соответсвуют осведомительным сигналам Х.
4) Возвратная вершина: такое включение усл. Вершины в программировании невозможно, в
микрокомандах такое включение возможно
Такая вершина соответсвует включению в работу которого другого устр-ва в процессе выполнения данной
микропрограммы. –Эта вершина эмитирует процесс ожидания окончания работы вызванного ус-ва. Это
сихронизация работы быстродействующих и медленнодействующих ус-в.
(Микропрограмм столько – сколько операций.)
Скорее всего далее 8ой вопрос,но не кайф его писать)))).Синтез арифмитического уства процессора вкл.:
- процедуру синтеза
- синтез арифм ус-ва, мы рассмотрим на примере двух адресной вычислительной машины выполняющей
ограниченный набор операций.( какая то хня вставлю фотку если надо будет разберете)
5. Структура процессора
В составе процессора всегда 2 устройства: 1)арифмитическое устройство, 2) управляющее устройство
Процессор всегда взаимодействует с ОП. АУ работает под воздействием сигналов {y}, которые
вырабатываются устройством управления. АУ вырабатывает осведомительные сигналы х, которые
передаются на упр. Автомат. В составе процессора всегда должны присутствовать регистр команды и счетчик
команд.
Регистр команды предназначен для приема кода выполняемой команды и сохраненяя его на все время ее
исполнения. СЧ АК (вроде как счетчик адресатов) – обязательно имеет вход увеличения его содержимого на
1. Пусковой адрес – адрес с которого начинается команда. Содержимое поля адреса команды через
дешифратор ( неточно) воздействует на упр автомат.
Упр. Автомат в зависимости от кода операции (выхода дешифратора) и осведом сигналов х вырабатыв упр
сигналы у которые обеспечивают работу АУ и др устройств машины, обеспечивая работу заданной операции.
ГСИ – генератор синхро импульсов. УА фактически распределяет сигналы с генератора на различные точки
вычислительной машины. Управляющие точки – это как правило группы конъюнктров обеспечивающие
передачу двоичного кода с одного узла машины на другой.
вот это & называется конъюнктор
В качетсве упр точек могут быть также цепи записи определенного кода или цепи установки определенных
разрядов.
Взаимодействие ОП с процессором осуществляется с помощью двух регистров и двух сигналов управления, а
соединение с процессором выполняют две шины: 1) шина данных (двухнаправленная), 2)шина адреса
(однонаправленная). РгОП – регистр оперативной памяти. РгАОП – регистр адреса оперативной памяти. 1 и 2
– два буферных регистра. Обращение к ячейки команды производится только по тому адресу который
находится в РгАОП. РгОП – это регистр данн(хз какое окончание) в него записываются данные из
считываемой ячейки и содержимое этого регистра заносится в ОП при записи. ЧтОП – чтение ОП у5. ЗпОП –
запись ОП у6. ОП вырабатывает осведомительный сигнал памяти (при чтении или записи) для их
сихронизации . ПП (у8) – признак переполнения
6. Микропрограмма общей части машинных команд
Рассмотрим процедуру выбора очередной исполняемой команды из ОП. Будем предпологать что адрес этой
команды уже сформирован в СчАК. Со счетчика адреса в РгАОП сигнал ЧтОП у5 записывается в РгОП
поступает в регистр команды СчАК+1 …
Перечисленные действия представляют собой общую часть исполнения всех команд программы. Это общая
часть может быть представлена в виде микропрограммы
Любая микропрограмма может быть записана в содержательных или в кодированных обозначения. В
содержательных указывается содержание регистров и счетчика (и возможно операторных вершин).
Хзчезначит
АУ содержит сумматор: 1)накапливающий 2)комбинационный
С накапливающим для операндов нужен один регистр. С комбинационным – 2 регистра. Комбинационный
сумматор всегда работает с выходным регистром, в который записывается результат. Схемы АУ:
1.
2.
1С комбинационным сумматором 2.С накапливающим сумматором
Синтез арифмитического устройства. (АУ) (хз какой вопрос мб этот же)
В процессе синтеза АУ должен быть установлен
1) состав оборудования
2) внутреняя и внешняя связи
3) состав осведомительных сигналов
4)состав исполняемых микроопераций и соответствующих им упр сигналов
Комбинационный сумматор может включаться 2мя способами:
1) Как комбинация 2х сигналов
2) По накапливающей схеме – в этом случае первое слагаемое должно быть загружено в регистр Z потом
прибавляется второе и результат оказывается в регистре Z
В АУ могут быть 2 схемы:
1) С комбинационным сумматором
2) С накапливающим сумматором
Лучше схема с комбинационным сумматором. В сумматоре положительное число – в прямом коде, отриц.
Число либо в обратном либо в дополительном коде.
Обратный код – инверсия всех значащих разрядов прямого (кроме знакового разряда). Дополнительный – это
обратный +1 к младшему разряду. В настоящее время в большинстве устройств используется дополнительный
код. Надо отслеживать переполнение разрядной сетки.
Способ отслеживания модифицированный код: двух разрядный знак
Если получается 10 или 01 значит переполнение:
11 : “ – “ ,
00: “+”.
Комбинационный сумматор обязательно работает с двумя знаковыми разрядами. (Д;0). Для того, чтобы
отслеживать переполнение
- Булевая функция если 2 разряда не равны между собой (01 или 10) сигнализирует о переполнении.
Нулевой и дополнительные знаковые разряды для отслеживания переполнения. Х3- функция двух аргументов
х3- функция двух аргументов х3=1 если в регистре Z нулевом разряде 1 и дополнительном ) или наоборот.
Функция переполнения x3=1.
В регистре 1 знаковый разряд потому что в регистрах ( в памяти) не может быть переполнения. Для
полученной структуры АУ необходимо составить микропрограмму исполняемой операции. Это
микропрограмма в дальнейшем используется для синтеза управляющего ус-ва(УУ).
Алгорит сложения:
Число положительное – прямой код
Число отрицательное – обратный код или дополнительный.
Поразрядное сложение:
Процессор обращается по адресу к операнда (а1) и добавляет его на регистр, потом аналогично второй
операнд (а2)
- прямой + прямой
- прямой + обратный
- обратный + прямой
- обратный + обратный
Регистр по необходимости может хранить и прямой и обратный код. По необходимости регистр может
инвертировать все разряды кроме знакового. При 00 на сумматор подаются оба кода прямых.
01 пр и обр, 10 обр и прям, 11 обр и прям
Сумматор поразрядно складывает если возникает переполнение то операция прерывается. Если результат
отрицательный (после суммы)тнадо восстановить прямой код из обратного. Потому что в памяти компьютера
только прямой код
