ЦИФРОВАЯ СХЕМОТЕХНИКА
Учебное пособие для студентов специальности
Автоматика и телемеханика на транспорте
(железнодорожном транспорте)
СОДЕРЖАНИЕ
ВВЕДЕНИЕ………………………………………………………………………………….3
1. Арифметические основы цифровой схемотехники………………………………….4
Тема 1.1 Формы представления числовой информации в цифровых устройствах……...4
Тема 1.2. Арифметические операции с кодированными числами….…………………….7
2. Логические основы цифровой схемотехники
Тема 2.1. Функциональная логика…………………………………….…
Тема 2.2. Основы синтеза цифровых логических устройств….……….
Тема 2.3. Цифровые интегральные микросхемы……………………….
Тема 2.4. Типовые устройства обработки цифровой информации……
Раздел 3. Последовательностные цифровые устройства — цифровыеавтоматы
Тема 3.1 Цифровые триггерные схемы……………………………….…
Тема 3.2. Цифровые счетчики импульсов……………………………....
Тема 3.3. Регистры……………………………………………………..…
Раздел 4. Комбинационные цифровые устройства
Тема 4.1. Шифраторы и дешифраторы………………………………..…
Тема 4.2. Преобразователи кодов……………………………………...…
Тема 4.3. Мультиплексоры и демультиплексоры……………………….
Тема 4.4. Комбинационные двоичные сумматоры……………………...
Тема 4.5. Цифровые компараторы……………………………………….
Раздел 5. Цифровые запоминающие устройства
Тема 5.1. Классификация и параметры запоминающих
устройств……………………………………………………………….…
Тема 5.2. Оперативные запоминающие устройства…………….….…..
Тема 5.3. Постоянные запоминающие устройства…………………..…
Раздел 6. Аналого-цифровые (АЦП) и цифро-аналоговыепреобразователи (ЦАП)
информации
Тема 6.1. Цифро-аналоговые преобразователи (ЦАП)
кода в напряжение………………………………………..………..……...
Тема 6.2. Аналого-цифровые преобразователи (АЦП)
информации………………………………………………………………..
Раздел 7. Микропроцессоры и микропроцессорные устройства
Тема 7.1. Общие сведения о микропроцессорах
и микропроцессорных системах…………………………………………….
Тема 7.2. Микропроцессорные устройства………………………………
1
ВВЕДЕНИЕ
Дисциплина «Цифровая схемотехника» посвящена изучению принципов работы и
методов анализа и синтеза функциональных узлов и устройств информационновычислительных систем и других цифровых устройств.
В современной технике, в т. ч. и на железной дороге, в основном, используются
цифровые технологии и устройства. Для реализации современной аппаратуры
используются последние достижения современной микроэлектроники – аналоговые и
цифровые микросхемы сверхвысокой степени интеграции и принципиально новые
элементы: ионисторы, гираторы, полевые транзисторы с плавающим затвором, и т. п.
В настоящее время, в современной технике, в т. ч. и на железной дороге, в
основном, используются цифровые технологии и устройства. Для того, чтобы понять, как
работают элементы современной элементной базы и аппаратуры, выполненной с их
применением, надо развить в себе понимание принципов работы микросхем м узлов,
собранных с их использованием.
Также надо знать системы логики и двоичную, восьмеричную и
шестнадцатеричную систему счислений. Надо знать, как осуществляется кодирование
чисел, и как производятся вычисления в компьютерной технике и в устройствах
автоматики. Системы управления транспортом становятся все более наукоемкими. В
частности, все более используются методы и средства функциональной электроники области интегральной электроники, имеющей дело с устройствами для обработки,
генерации и хранения информации, работающими на основе взаимодействия
динамических неоднородностей в континуальных (непрерывных) средах с
управляющими физическими полями, в которой изучается возникновение и
взаимодействие динамических неоднородностей в континуальных средах в
совокупности с физическими полями, а также создаются приборы и устройства на основе
динамических неоднородностей для обработки, генерации и хранения информации. Это
системы геопозиционирования, системы автоматического вождения, системы
одновременного управления большим количеством транспортных единиц в реальном
времени и многое другое.
На транспорте электроника управляет многими системами. В современных
автомобилях все системы управляются бортовым компьютером или несколькими
бортовыми компьютерами. В современной авиации полеты без электронных средств
управления невозможны.
Системы СЦБ и ЖАТ, построенные на микропроцессорном управлении, находят
все более широкое применение на железнодорожном транспорте и т.п.
2
Раздел 1. Арифметические основы цифровой схемотехники
Тема 1.1 Формы представления числовой информации в цифровых
устройствах
Информация может существовать в аналоговой (непрерывной) или дискретной
форме. В непрерывном виде информация используется в аналоговых вычислительных
машинах, не входящих в рассмотрение в данном курсе. В дискретном виде информация
физически представляется в форме различных чисел, которые могут быть десятичными,
восьмеричными, двоичными и т.п. Эти числа являются конечным продуктом подготовки
исходной дискретной числовой информации. Из курса математики известно, что числа
бывают самые разные. Вспомним классификацию чисел (рисунок 1).
Рисунок 1 — Классификация чисел
Общепринятые обозначения чисел различных типов:
- натуральные (1, 10, 11, …). Множество целых чисел обозначается буквой N
(natural);
- целые (…,-11, -10, -1, 0, 1, 10, 11, …). Множество целых чисел обозначается
буквой Q ;
- рациональные (это числа, представимые в виде периодической дроби m/n, у
которой числа после запятой повторяются, где m — целое число, а n— натуральное
число). Таким образом, представляются любые целые и дробные числа. Примеры:
101,(0); 11,(1). Множество рациональных чисел обозначается буквой Q;
- иррациональные числа – это числа, которые получаются в результате выполнения
различных операций с рациональными числами (например, извлечение корня,
вычисление логарифмов), но при этом не являются рациональными. Их невозможно
представить в виде периодической дроби. У них числа после запятой не повторяются и
их количество бесконечно. Примеры иррациональных чисел – это π, √2 и
др.). Множество иррациональных чисел обозначается буквой J;
- действительные (рациональные числа и иррациональные числа. Множество
действительных чисел обозначается буквой R (real).
Попутно можно отметить, что множество комплексных чисел обозначается
буквой C (complex).
Запись двоичных чисел в вычислительных системах производятся целыми числами
без знака, целыми числами со знаком, натуральными, дробными, с дробной частью и без
дробной части.
Система счисления (СС) - совокупность приемов и правил, изображений чисел
цифровыми знаками. Системы счисления могут быть непозиционными и позиционными.
В непозиционных системах назначение символа не зависит от его положения в числе.
Стали применяться позже, чем позиционные.
3
В позиционных системах счисления наиболее часто используются следующие
термины:
Длина числа (длина разрядной сетки), термин, применяемый в цифровых системах,
равна количеству разрядов (позиций) в записи числа.
Разряд в цифровых устройствах физически выполняется частью какого-то
устройства - разрядом ячейки памяти или разрядом регистра. В разных СС длина
разрядной сетки при записи одного и того же числа неодинакова. В цифровых системах
используются две формы представления чисел - с фиксированной и плавающей запятой.
Числа здесь могут быть: натуральными, целыми без знака, целыми со знаком, дробными, с
дробной частью и без нее, действительными числами (с фиксированной запятой и с
плавающей запятой). Во всех случаях может быть использовано заданное количество
разрядов числа (двоичного, восьмеричного, десятичного,шестнадцатеричного и др.)
Разрядная сетка – количество разрядов, которые используются в цифровом
устройстве для представления чисел.
Рассмотрим представление положительных и отрицательных двоичных чисел в
прямом, обратном, дополнительном и модифицированном кодах со знаковым и без
знакового разряда
Из-за конечного количества разрядов в цифровых системах, приходится
использовать специальные формы записи чисел – производить кодирование исходных
чисел. Способы кодирования чисел и допустимые над ними действия различны для
разных числовых множеств:
Целые числа без знака. Память в компьютере имеет байтовую структуру. Целые без
знака могут иметь длину в один, два, четыре, 8 байт. В однобайтовом формате они могут
принимать значения в диапазоне от 0 до 255, в двухбайтовом от 0 до 65535.
Представляются целые числа без знака в своем двоичном виде.
Над целыми числами определены операции сложения и умножения.
Вычитание и деление не определены, т.к. они меняют тип результата.
Для целых чисел со знаком используются три формы записи чисел: прямой код,
обратный код и дополнительный код. Рассмотрим их по отдельности.
Случай использования прямого кода. При кодировании прямым n- разрядным
двоичным кодом, один разряд (старший) отводится для знака числа. Остальные разряды
используются – для значащих цифр. Для положительных чисел значение знакового
разряда равно 0, а для отрицательных равно 1.
Пример: 10 = 0000 0010, а -1 = 1000 0010.
При использовании обратного кода производится инвертирование всех цифр
двоичного.
Пример: мы имеем число: - 10.
Код модуля: 00000010.
Обратный код: 11111101
Дополнительный код применяется для упрощения действий с отрицательными
числами, которые в компьютерах представляются в этом коде. Для получения
дополнительного кода двоичного числа следует проинвертировать это число (получить
обратный код числа) а после этого прибавить в младшем разряде 1.
Пример:
7 = 000111;
4
-7 = 111001 – это дополнительный код.
Дополнительный код получен так:
Инверсия 000111 равна 111000.
Затем добавляем 1: 111000 + 1 = 111001 (представление числа -7 в дополнительном
коде).
При таком представлении чисел вычитание двух чисел А – В выполняется как
сложение А + (-В).
Пример:
001100 = 12 + 111001 = -7 в дополнительном коде + (1) 000101 = 5 единица
переноса в старший разряд при выполнении операции отбрасывается. При этом
отдельное устройство для операции вычитания уже не нужно.
Пример.
Для числа -1101пишем:
Прямой код
10001101.
Обратный код
11110010.
Дополнительный код 11110011
При этом, следует учитывать, что для положительных чисел представление числа в
прямом, обратном и дополнительном кодах совпадают. Т. е. положительные числа всегда
изображаются одинаково – двоичными кодами с цифрой 0 в знаковом разряде.
При сдвиге числа на один разряд влево, число увеличивается в 2 раза (двоичное
умножение), сдвиг на один разряд вправо, уменьшает его в 2 раза (двоичное деление).
Т.е. операцию умножения можно свести к операциям левого сдвига числа, а операцию
деления - к операциям правогосдвига числа.
Рассмотрим представление вещественных чисел в кодированном виде.
Вещественное число A в системе счисления с основанием Q можно записать в виде
A = (±M) * Q ±P ,
где M называют мантиссой, а показатель степени P – порядком числа.
Но представление числа с плавающей запятой не является единственным,
например: 3*108 = 30*107 = 0,3*109 = 0,03*1010 = …
Поэтому для выделения единственного варианта записи числа условились считать,
что мантисса всегда меньше единицы, а ее первый разряд содержит отличную от нуля
цифру – в нашем примереобоим требованиям удовлетворит только число 0,3*109.
Такое представление чисел называется нормализованным и является
единственным.
Любое число может быть нормализовано. Требование к нормализации чисел
вводится для обеспечения максимальной точности их представления.
Нормализация применима и к двоичной системе:
A = (± M) * 2 ±P, причем ½ ≤ M <1.
При использовании метода представления вещественных чисел с плавающей
запятой, надо хранить два числа: мантисса и порядок. Чем больше разрядов отводится
под запись мантиссы, тем выше точность представления числа. Чем больше разрядов
занимает порядок, тем шире диапазон от наименьшего отличного от ноля числа до
наибольшего числа, представимого в машине при заданном формате.
Вещественные числа в компьютерах различных типов записываются по- разному,
тем не менее, все компьютеры поддерживают несколько международных стандартных
форматов, различающихся по точности, но имеющих одинаковую структуру следующего
вида (рисунок 2):
5
Рисунок 2 — Запись нормализованного числа
Здесь порядок n-разрядного нормализованного числа задается в смещенной форме:
если для задания порядка выделено k разрядов, то к истинному значению порядка,
представленного в дополнительном коде, прибавляют смещение, равное (2k-1 — 1).
Например, порядок, принимающий значения в диапазоне от —128 до +127,
представляется смещенным порядком, значения которого меняются от 0 до 255.
Тема 1.2 Арифметические операции с кодированными числами
Рассмотрим теперь более подробно приемы кодирования целых, дробных и
смешанных чисел в различных системах счисления.
Совокупность приемов наименования и записи чисел называется счислением.
Под системой счисления понимается способ представления любого числа с
помощью ограниченного алфавита символов, называемых цифрами. Счисление
представляет собой частный случай кодирования, где слово, записанное с
использованием определенного алфавита и по определенным правилам, называется
кодом. Применительно к счислению это код числа.
В
непозиционных
системах
счисления
каждое число обозначается
соответствующей
совокупностью
символов.
Характерным
представителем
непозиционных систем является римская система счисления со сложным способом
записи чисел и громоздкими правилами выполнения арифметических операций.
Например, запись MCMXCIX означает, что записано число 1999 (М - тысяча, С - сто, Х десять, V - пять, I - единица ит. д.).
Позиционные системы счисления обладают большими преимуществами в
наглядности представления чисел и в простоте выполнения арифметических операций.
В позиционной системе счисления значение числа определяется не только набором
входящих в него цифр, но и их местом расположения (позицией) в последовательности
цифр, изображающих это число, например, числа 127 и 721.
Позиционной является десятичная система счисления, используемая в
повседневной жизни. Помимо десятичной существуют другие позиционные системы
счисления, и некоторые из них нашли применение винформатике.
Количество символов, используемых в позиционной системе счисления,
называется ее основанием. Его обозначают обычно буквой q. В десятичной системе
счисления используется десять символов (цифр): 0, 1, 2, 3,4, 5, 6, 7, 8, 9, и основанием
системы является число десять.
Особое место среди позиционных систем счисления занимают системы со
степенными весами разрядов, в которых веса смежных позиций цифр (разрядов)
отличаются по величине в постоянное количество раз, равное основанию q системы
счисления.
6
В общем случае в такой позиционной системе счисления с основанием q любое
число Х может быть представлено в виде полинома разложения:
(1.1)
где A(q) - запись числа в системе счисления с основанием q;
q - основание системы счисления;
ai - целые числа, меньше q;
n - число разрядов в целой части числа;
m - число разрядов в дробной части числа.
Для обозначения используемой системы счисления ее основание указывается в
индексе. Изображение числа A в виде последовательности коэффициентов ai полинома
является его условной сокращенной записью (кодом).
A(q)=an-1 an-2…a1a0,a-1…a-m
(1.2)
Запятая отделяет целую часть числа от дробной и служит началом отсчета
значений веса каждого разряда.
Использование двоичной, восьмеричной и шестнадцатеричной
позиционных систем счисления
В цифровых системах применяют позиционные системы счисления с
недесятичным основанием: двоичную, восьмеричную и шестнадцатеричную.
Двоичная система счисления
Наибольшее распространение получила двоичная система счисления. В этой
системе для представления любого числа используются два символа - цифры 0 и 1.
Основание системы счисления q = 2.
Произвольное число с помощью формулы (1.1) можно представить в виде
разложения по степеням двойки. Тогда условная сокращенная запись в соответствии с
(1.2) означает изображение числа в двоичной системе счисления (двоичный код числа),
где ai =0 или 1.
Например: 15,625=1•23+1•22+1•21+1•20+1•2-1+0•2-2+1•2-3=1111,101(2).
Двоичное представление числа требует примерно в 3,3 раза большего числа
разрядов, чем его десятичное представление. Тем не менее, применение двоичной
системы счисления создает большие удобства для работы ЭВМ, т. к. для представления
в памяти разряда двоичного числа может быть использован любой запоминающий
элемент, имеющий два устойчивых состояния.
Восьмеричная система счисления.
В восьмеричной системе счисления алфавит состоит из восьми символов (цифр): 0,
1 ... 7.
Основание системы счисления q = 8.
Для записи произвольного числа в восьмеричной системе счисления необходимо
по формуле (1.1) найти его разложение по степеням восьмерки, а затем воспользоваться
условной сокращенной записью (1.2).
Например, десятичное число 53(10) = 65(8).
Шестнадцатеричная система счисления.
В шестнадцатеричной системе счисления алфавит включает в себя 16 символов
цифр и букв: 0, 1... 9, А (10), В (11), С (12), D (13), Е (14), F (15).
7
Основание системы счисления q = 16.
Для записи произвольного числа в этой системе счисления необходимо по формуле
(1.1) найти его разложение по степеням16, а по формуле (1.2) - код.
Например: 31(10)=1F(16).
Двоично-десятичное кодирование.
Наряду с двоичными кодами, которыми оперирует ЭВМ, для ввода и вывода
десятичных чисел (данных) используют специальное двоично-десятичное кодирование.
При двоично- десятичном кодировании каждая десятичная цифра заменяется
тетрадой (четверкой) двоичных цифр, а сами тетрады записываются последовательно в
соответствии с порядком следования десятичных цифр.
При обратном преобразовании двоично-десятичного кода в десятичный исходный
код разбивается на тетрады вправо и влево от запятой, которые затем заменяются
десятичными цифрами.
Таким образом, при двоично-десятичном кодировании фактически не
производится перевод числа в новую систему счисления, а мы имеем дело с двоичнокодированной десятичной системой счисления.
Например, десятичное число 12(10) = C(16)= 14(8)= 1100(2)= 00010010(2-10)..
Преобразование чисел.
ЭВМ работают с двоичными кодами, поэтому возникает необходимость перевода
числа из одной системы счисления в другую. Преобразование числа Х из системы
счисления с основанием q в систему счисления с основанием р осуществляется по
правилу замещения или по правилу деления-умножения на основание системы
счисления.
Правило замещения.
Правило замещения реализуется на основании формулы (1.1) и предусматривает
выполнение арифметических операций с кодами чисел в новой системе счисления.
Поэтому оно чаще всего используется для преобразования чисел из q системы счисления
вдесятичную.
Пример. 111011,011(2)= 1•24 +0•23 +1•22 +0•21 +l•20+0•2-1+l•2-2+l•2-3= 59, 375(10).
1023,012(8)= 1•83 +0•82 +2•81 +3•80+0•8-1+l•8-2+2•8-3= 531, 0195…(10).
1А3,02(16)= 1•162 +10•161 +3•160+0•16-1+2•16-2= 419, 1429(10) .
Правило деления-умножения предусматривает выполнение арифметических
операций с кодами чисел в исходной системе счисления с основанием q, поэтому его
удобно применять для преобразования десятичных чисел в любые другие позиционные
системы счисления. Правила преобразования целых чисел и правильных дробей
различны. Для преобразования целых чисел используется правило деления, а для
преобразования правильных дробей - правило умножения. Для преобразования
смешанных чисел используются оба правила соответственно для целой и дробной частей
числа.
Правило деления используется для преобразования целого числа, записанного в qичной системе счисления, в р-ичную. В этом случае необходимо последовательно делить
исходное q-ичное число и получаемые частные на новое основание р, представленное в
q-ичной системе счисления. Деление продолжают до тех пор, пока очередное частное не
станет меньше р.
Правило умножения используется для преобразования дробного числа,
записанного в q-ичной системе счисления, в р-ичную. В этом случае необходимо
8
последовательно умножать исходную дробь и дробные части получающихся
произведений на основание р, представленное в исходной q-ичной системе счисления.
Целые числа получаемых произведений, замененные цифрами р-ичной системы
счисления, и дают последовательность цифр в новой р-ичной системе.
Умножение необходимо производить до получения в искомом р- ичном коде
цифры того разряда, вес которого меньше веса младшего разряда исходной q-ичной
дроби. При этом в общем случае получается код приближенно и всегда с недостатком
значения дроби. Поэтому в случае обратного преобразования (р-ичного кода дроби в qичный) результат может не совпадать с исходным значением q-ичной дроби.
Пример: 75,35(10) перевести в 2-ичную систему счисления
Для получения частных и остатков по правилу деления для целой части числа
удобно использовать формулу записи, известную под названием «деление в столбик», а
для получения р-ичного кода дробной части числа по правилу умножения — форму
записи, известную под названием «умножение столбиком». Применительно к
рассматриваемому примеру имеем:
В двоичную
В результате преобразования получаем 75,35(10) = 1001011,01011...(2).
Как следует из примера, процесс перевода дробной части можно продолжить до
бесконечности. ЭВМ оперирует числами, представленными конечными наборами цифр.
Поэтому дроби округляют в соответствии с правилами преобразования и весом
младшего разряда исходной дроби.
Пример. 75,35(10) перевести в 8-ричную систему счисления
В восьмеричную
9
В результате преобразования получаем 75,35(10) = 113,26314...(8).
Пример. 75,35(10) перевести в 16-ричную систему счисления
В шестнадцатеричную
В результате преобразования получаем 75,35(10) = 4В,599...(16).
Преобразование чисел из 8-ричной системы счисления в 16-ричную и обратно
осуществляется через двоичную систему счисления.
Основания этих систем счисления кратны целой степени 2, т. е. 8=2 3 , а 16=24 . Это
означает, что при преобразовании восьмеричного кода числа в двоичный необходимо
каждую восьмеричную цифру заменить соответствующим трехзначным двоичным кодом
(триадой).
При преобразовании шестнадцатеричного кода числа в двоичный необходимо
каждую шестнадцатеричную цифру заменить четырехзначным двоичным кодом
(тетрадой).
При преобразовании двоичного кода в восьмеричный или шестнадцатеричный
10
двоичный код делится соответственно на триады или тетрады влево и вправо от запятой
(точки), разделяющей целую и дробные части числа. Затем триады (тетрады) заменяются
восьмеричными (шестнадцатеричными) цифрами.
Если при разбиении двоичного кода в крайних триадах (или тетрадахЪ недостает
цифр до нужного количества, то они дополняются нулями. Лишние» нули слева и справа,
не вошедшие в триады, отбрасываются числа
Таблица 1
ТАБЛИЦА ВЗАИМОСВЯЗИ 2-ИЧНОЙ И 8-РИЧНОЙ СИСТЕМ СЧИСЛЕНИЯ
8-РИЧНАЯ С/С
2-ИЧНАЯ С/С
0
000
1
001
2
010
3
011
4
100
5
101
6
110
7
111
Таблица 2
ТАБЛИЦА ВЗАИМОСВЯЗИ 2-ИЧНОЙ И 16-РИЧНОЙ СИСТЕМ СЧИСЛЕНИЯ
16-РИЧНАЯ С/С
2-ИЧНАЯ С/С
0
1
0000
000
2
3
4
0010 0011 0100
1
5
0101
6
7
8
0110 0111
1000
9 10(А)11(В) 12(С) 13(D) 14(E) 15(F)
1001
1010
1011
1100
1101
1110
1111
Изучим приемы кодирования положительных и отрицательных двоичных чисел в
прямом, обратном, дополнительном и модифицированном кодах со знаковым разрядом и
без знакового разряда.
Рассмотрим арифметические операции в двоичной системесчисления.
Сложение.
Правила сложения двоичных чисел аналогичны правилам в десятичной системе
счисления.
Таблица сложения в двоичной системе счисления:
1 + 1 = 10
1+0=1
0+1=1
0 + 0 = 0.
Здесь все числа двоичные.
Пример: Складывать будем «столбиком», как и в десятичнойсистеме счисления.
Сложим числа
Сложим 100 и 100
Сложим 101 и
1001 и10
101
Вычитание.
Таблица вычитания двоичных чисел:Здесь все числа двоичные.
10 - 1 = 1
1-0=1
1-1=0
0 - 0 = 0.
Пример: Вычитать будем «столбиком», как и в десятичной системесчисления.
11
Вычтем
из числа
100число 10
Вычтем из числа
1001число 10
Вычтем из числа
1000число 1
Здесь сначала из правого нуля в 100 вычли ноль, а после, чтобы из среднего нуля в
100 вычесть 1, мы заняли 1 из позиции 3. Всё как в десятичной системе, но в нашем
распоряжении только 0 и 1 и таблица вычитания.
Умножение. Таблица умножения двоичных чисел:
1*1=1
1*0=0
0*1=0
0 * 0 = 0.
Здесь все числа двоичные.
Пример: Умножать будем «столбиком», как и в десятичной системесчисления.
Умножим числа 100 и 11
Умножим числа 100 101
Деление. Таблица деления двоичных чисел:
1:1=1
0:1=0
0 : 0 = 0.
При делении используем таблицы вычитания и умножения для двоичных чисел,
делим подобно тому, как мы делим десятичные числа.
Пример: разделим двоичные числа 1110 и 10
Специальное кодирование чисел.
Для хранения чисел и выполнения различных операций над ними их представляют
различными кодами: прямым, обратным и дополнительным.
Для представления чисел со знаками в памяти ЭВМ используют прямой код. Для
обозначения прямого кода числа Х используется запись вида [X q] .
Правило представления Q-ичного кода числа в прямом коде имеет
вид:
12
где хi - значение цифры в i-м разряде исходного кода.
Здесь старший бит несет информацию о знаке числа.
Если он принимает значение 0, то знак числа «+»;
если значение 1 - то знак числа «-».
Например, для двоичного кода
Х(2)= +11001011
Х(2)= -01101011
[Х(2)]=0.11001011;
[Х(2)]=1.01101011.
При представлении чисел в прямом коде реализация арифметических операций в
ЭВМ должна предусматривать различные действия с модулями чисел в зависимости от
их знаков. Сложение в прямом коде чисел с одинаковыми знаками выполняется
достаточно просто. Числа складываются, а результату суммы присваивается код знака
слагаемых. Значительно более сложной является операция алгебраического сложения в
прямом коде чисел с различными знаками. В этом случае приходится определять
большее по модулю число, производить вычитание чисел и присваивать разности знак
большего по модулю числа. Для упрощения выполнения операций алгебраического
сложения в ЭВМ используются специальные коды, позволяющие свести эту операцию к
операции арифметического сложения.
В качестве специальных в ЭВМ применяются обратный и дополнительный коды.
Они образуются из прямых кодов чисел, причем специальный код положительного числа
равен его прямому коду.
Для обозначения обратного кода числа Х(q) используется запись вида [Х(q)]обр.
Правило представления q-ичного кода числа в обратном коде имеет вид:
Для двоичной системы счисления, если х = 1, то хj=Q и наоборот.
Отсюда можно сформулировать частное правило образования обратного кода для
отрицательных двоичных чисел.
Для преобразования прямого кода двоичного отрицательного числа в обратный код
и наоборот необходимо знаковый разряд оставить без изменения, а в остальных разрядах
нули заменить на единицы, а единицы - на нули.
Например:
[X(2)] обр.= 0.11011001.
x(2)= +11011001, [X(2)] пр.=0.11011001,
x(2)= - 01011101,
[X(2)] пр.=1.01011101,
[X(2)] обр.= 1.10100010.
Для обозначения дополнительного кода числа Х(q) используетсязапись вида
[X(q)]доп .
13
Правило представления q-ичного кода числа в дополнительном коде имеет вид:
Для преобразования прямого кода q-ичного отрицательного числа в
дополнительный, необходимо образовать его в обратный код и в младший разряд
добавить единицу.
Например, для двоичных чисел:
x(2)= +11011001,
[X(2)] пр.= 0.11011001, [X(2)]доп.= 0.11011001.
x(2)= - 01011101,
[X(2)] пр.=1.01011101,
[X(2)]обр.= 1.10100011.
При выполнении операции сложения чисел, представленных специальными qичными кодами, знаковые разряды участвуют в операции наряду с цифровыми
разрядами. При этом цифровые разряды слагаемых складываются как модули чисел по
правилам q-ичной арифметики.
Знаковые разряды и цифры переноса из старшего цифрового разряда при любом
основании системы счисления (q=2) складываются как одноразрядные двоичные коды.
Если при этом формируется перенос из знакового разряда, то он имеет вес единицы
младшего разряда q-m при использовании обратного кода и должен быть добавлен в
младший разряд результата. При использовании дополнительного кода единица переноса
иззнакового разряда не принимается во внимание, т. е. отбрасывается.
Например:
При выполнении операции алгебраического сложения перед преобразованием
прямых кодов слагаемых в специальные, необходимо их выровнять по числу разрядов,
если число разрядов слагаемых различно. Кроме того, в некоторых случаях может
произойти переполнение разрядой сетки. Признаком переполнения разрядной сетки
является следующая комбинация цифр в знаковых разрядах слагаемых и результата: 1+1
= 0.
Познакомимся с формами представления данных. В ЭВМ используются
следующие формы представления данных:
• числа с фиксированной точкой (запятой);
• числа с плавающей точкой (запятой);
• десятичные числа;
• символьные данные.
Числа с фиксированной точкой
При представлении числа Х в форме с фиксированной точкой указываются знак
числа (sign X) и модуль числа (modX) в q-ичном коде. Иногда такую форму
14
представления чисел называют естественной формой. Место точки (запятой) постоянно
для всех чисел и в процессе решения задач не меняется. Знак положительного числа
кодируется цифрой «0», а знак отрицательного числа — цифрой «1».
Код числа в форме с фиксированной точкой, состоящий из кода знака и q-ичного
кода его модуля, называется прямым кодом. Разряд прямого кода числа, в котором
располагается код знака, называется знаковым разрядом кода. Разряды прямого кода
числа, в которых располагается q-ичный код модуля числа, называются цифровыми
разрядами кода. При записи прямого кода знаковый разряд располагается левее старшего
цифрового разряда и обычно отделяется от цифровых разрядов точкой.
Разрядная сетка ЭВМ для размещения чисел в форме с фиксированной точкой
показана на рисунке 3.
На рисунке используется n разрядов для представления целой части числа и r
разрядов — для дробной части числа.
а)
Рисунок 3 - Число с фиксированной точкой
При заданных значениях n и r диапазон изменения модулей чисел, коды которых
могут быть представлены в данной разрядной сетке, определяется неравенством
.
Использование формы с фиксированной точкой для представления смешанных (с
целой и дробной частью) чисел в ЭВМ практически не встречается. Как правило,
используются ЭВМ либо с дробной арифметикой (n=0), либо с целочисленной
арифметикой (r=0).
Форма представления чисел с фиксированной точкой упрощает аппаратную
реализацию ЭВМ, уменьшает время выполнения машинных операций, однако при
решении задач на машине необходимо постоянно следить за тем, чтобы все исходные
данные, промежуточные и окончательные результаты находились в допустимом
диапазоне представления.
Числа с плавающей точкой
b)
p
m
Рисунок 4 - С плавающей точкой
В нормальной форме число представляется в виде произведения
X=mqp,
где m — мантисса числа;
15
q — основание системы счисления;
р — порядок.
Для задания числа в нормальной форме требуется задать знаки мантиссы и
порядка, их модули в q-ичном коде, а также основание системы счисления. Нормальная
форма представления чисел неоднозначна, ибо взаимное изменение m и р приводит к
плаванию точки (запятой). Отсюда произошло название формы представления чисел.
Для однозначности представления чисел в ЭВМ используется нормальная
нормализованная форма, в которой положение точки всегда задается перед значащей
цифрой мантиссы, т. е. выполняется условие
.
Разрядная сетка содержит:
разряд для знака мантиссы;
r цифровых разрядов для q-ичного кода модуля мантиссы;
разряд для кода
знака порядка;
s разрядов для q-ичного кода модуля порядка.
Диапазон представления модулей чисел в нормальной нормализованной форме
определяется следующим неравенством:
.
В конкретной ЭВМ диапазон представления чисел с плавающей точкой зависит от
основания системы и числа разрядов для представления порядка. При этом у одинаковых
по длине форматов чисел с плавающей точкой с увеличением основания системы
счисления существенно расширяется диапазон представляемых чисел.
Точность вычислений при использовании формата с плавающей точкой
определяется числом разрядов мантиссы r. Она увеличивается с увеличением числа
разрядов.
Сложение чисел с плавающей точкой
Выравниваются порядки слагаемых: младший порядок увеличивается до большего.
При этом на соответствующее число разрядоввправо сдвигается мантисса
выравниваемого слагаемого. Производится суммирование мантисс по правилам
сложения чисел с фиксированной точкой в двоичном коде. К полученному результату
добавляется порядок слагаемых. При необходимости производится нормализация
мантиссы.
Пример: сложить 2 числа 0,10101*10^101 и 0,11001*10^011Наименьший порядок у
2-го слагаемого: 0,11001*10^011 = 0,0011001*10^101
Производим сложение 0,10101 и 0,0011001:
Получаем результат
0,1101101*10^101.
В полученном результате мантисса нормализована.
Выполнение арифметических операции (сложение и вычитание) кодированных
двоично-десятичных чисел со знаковым и без знакового разряда.
Двоично-десятичная система счисления получила большое распространение в
современных компьютерах ввиду легкости перевода в десятичную систему и обратно.
16
Она используется там, где основное внимание уделяется не простоте технического
построения машины, а удобству работы пользователя. В этой системе счисления все
десятичные цифры отдельно кодируются четырьмя двоичными цифрами и в таком виде
записываются последовательно друг за другом.
Двоично-десятичная система неэкономична с точки зрения реализации
технического построения машины (примерно на 20 % увеличивается потребное
оборудование), но очень удобна при подготовке задач и при программировании.
В двоично-десятичной системе счисления основанием системы счисления является
число десять, но каждая из 10 десятичных цифр (0,1,..., 9) изображается при помощи
4-х двоичных цифр, то есть кодируется двоичными цифрами. Здесь имеется
избыточности, поскольку четыре двоичных цифры, (или двоичная тетрада), могут
изобразить не 10, а 16 чисел.
Существует целый ряд двоично-кодированных десятичных систем представления,
отличающихся тем, что определенным сочетаниям нулей и единиц внутри одной тетрады
поставлены в соответствие те или иные значения десятичных цифр.
Различные хитрые способы кодирования десятичных цифр внутри тетрады
применяются для автоматического обнаружения ошибок в расчетах.
В наиболее часто используемой естественной двоично- кодированной десятичной
системе счисления веса двоичных разрядов внутри тетрады, то есть 8, 4, 2, 1
В вычислительных машинах применяются две формы представления двоичных
чисел:
- естественная форма или форма с фиксированной запятой
(точкой);
- нормальная форма или форма с плавающей запятой (точкой).
1). В форме представления с фиксированной запятой все числа изображаются в
виде последовательности цифр с постоянным для всех чисел положением запятой,
отделяющей целую часть от дробной.
Например: в десятичной системе счисления имеется 5 разрядов в целой части числа
(до запятой) и 5 разрядов в дробной части числа (после запятой); числа имеют вид:
+00721,35500; -10301,20260.
Эта форма наиболее проста, естественна, но имеет небольшой диапазон
представления чисел и поэтому чаще всего неприемлема при вычислениях. Диапазон
значащих чисел N в системе счисления с основанием Р при наличии разрядов в целой
части и s разрядов в дробной части числа (без учета знака числа) будет:
.
Например, при Р=2, m = 10 и s = 6 диапазон: 0,015 < N < 1024.
Если в результате операции получится число, выходящее за допустимый диапазон,
происходит переполнение разрядной сетки, и дальнейшие вычисления теряют смысл. В
современных компьютерах естественная форма представления используется как
вспомогательная и только для целых чисел.
2). В форме плавающей запятой каждое число изображается в видедвух групп
цифр.
Первая группа цифр называется мантиссой, вторая — порядком, причем
17
абсолютная величина мантиссы должна быть меньше 1, а порядок — целым числом. В
общем виде число в форме с плавающей запятой может быть представлено так:
где М — мантисса(|М| < 1);
r — порядок (целое);
Р — основание системы счисления.
Например, числа запишутся так: +0,721355 • 103; 0,103012026 • 105.
Нормальная форма представления имеет огромный диапазон отображения чисел и
является основной в современных компьютерах. Так, диапазон значащих чисел в системе
счисления с основанием Р при наличии m разрядов у мантиссы и s разрядов у порядка
(без учета знаковых разрядовпорядка и мантиссы) будет:
Приведем пример.
При P=2, m=22 и s=10 диапазон чисел простирается примерно от 10-300 до 10300.
Для сравнения: количество секунд, которые прошли с момента образования
планеты Земля, составляетвсего 1018.
Для m=10 наибольшее число ~ 9,2*1018.
Следует заметить, что все числа с плавающей запятой хранятся в машине в так
называемом нормализованном виде.
Нормализованным называют такое число, в старшем разряде мантиссы которого
стоит ноль. Унормализованных двоичных чисел, следовательно, 0,5 <= \М\ < 1.
Правила выполнения арифметических операций в двоичной системе счисления
аналогичны правилам операций в десятичной системе счисления.
Например:
Таблица 3 - Правила выполнения арифметических операций в двоичной системе
счисления
Сложение
Вычитание
101110
101110
+
001011
001011
Результат
Результат
111001
100011
Умножение
Деление
101101x101
101101/101
101101
1
000000
10
101101
101
Результат
Результат
11100001
1001
(произведение)
(частное)
При сложении (вычитании) чисел с одинаковыми порядками их мантиссы
складываются (вычитаются), а результату присваивается порядок, общий для исходных
чисел. Если порядки исходных чисел разные, то сначала эти порядки выравниваются
(число с меньшим порядком приводится к числу с большим) . Затем выполняется
операция сложения (вычитания) порядков.
18
Если при выполнении операции сложения мантисс возникает переполнение, то
сумма мантисс сдвигается вправо на один разряд, а порядок суммы увеличивается на 1.
При умножении чисел с плавающей запятой их мантиссы перемножаются, а
порядки складываются.
При делении числа с плавающей запятой мантисса делимого делится на мантиссу
делителя, а для получения порядка частного из порядка делимого вычитается порядок
делителя.
Если при этом мантисса делимого больше мантиссы делителя, то мантисса
частного окажется больше 1 (происходит переполнение) и ее следует сдвинуть на 1
разряд вправо, одновременно увеличив на единицу порядок частного.
Для перевода десятичного числа в двоично-десятичную систему счисления
необходимо каждый десятичный разряд представить в виде четырех двоичных бит. При
помощи четырех бит можно закодироватьшестнадцать цифр.
Лишние комбинации в двоично-десятичном коде являются запрещенными.
Запрещённые битовые комбинации
1010 1011 1100
1101 1110 1111
Сложение и вычитание двоично-десятичных чисел происходит по общим правилам
работы с двоичными числами.
Но т.к. при выполнении этих операций могут возникать запрещённые комбинации,
при сложении и вычитании двоично-десятичных чисел действуют дополнительные
правила:
Каждый раз, когда при сложении происходит перенос бита в старший
полубайт, необходимо к полубайту, от которого произошёл перенос, добавить
корректирующее значение 0110.
Каждый раз, когда при сложении двоично-десятичных чисел встречается
недопустимая для полубайта комбинация, необходимо к каждой недопустимой
комбинации добавить корректирующее значение 0110 с разрешением переноса в
старшие полубайты.
Для каждого полубайта, получившего заём из старшего полубайта при
вычитании двоично-десятичных чисел, необходимо провести коррекцию, отняв
значение 0110.
19
Раздел 2. Логические основы цифровой схемотехники
Тема 2.1. Функциональная логика
Самая общая система логики в настоящее время - Функциональная логика (теория
квантификации), (кванторная логика) – один из основных основной разделов
современной (математической, символической) логики, в котором описываются выводы,
учитывающие внутреннюю (субъектно- предикатную) структуру высказываний.
Логика предикатов (ЛП) является расширенным вариантом логики высказываний.
В ЛП - в дополнение к средствам логики высказываний - вводятся логические операторы
("для всех") и $ ("для некоторых" или "существует"), называемые кванторами
общности и существования, соответственно. Запись
Р (х) означает "Всякий х
обладает свойством Р"; ($х)Р(х) - "Некоторые х обладают свойством Р"; ($x)Q(xy) "Существует х, находящийся в отношении Q с у" и т. п. Индивидная переменная,
входящая в область действия квантора по этой переменной, называется связанной;
переменная, не являющаяся связанной, называется свободной. Так, во всех трех
приведенных формулах переменная х связана, в последней формуле переменная у
свободна. Подлинной переменной является только свободная переменная: вместо нее
можно подставить одно из ее значений и получить осмысленное выражение. Связанные
переменные называются фиктивными.
Формула ЛП. называется общезначимой, если она истинна в каждой
интерпретации. Тавтология логики высказываний является частным случаем
общезначимой формулы. В ЛП, в отличие от логики высказываний, нет эффективного
процесса, позволяющего для произвольно взятой формулы решить, является она
общезначимой или нет.
Для ЛП доказан ряд важных теорем, характеризующих ее основные свойства:
Непротиворечивость и Полнота.
Физически двоичные числа представляются электрическими сигналами. Двоичное
число в цифровых устройствах условно представляется набором цифр (1 и 0). Это могут
быть два различных уровней напряжения или тока (на практике единица может
физически быть как нулем, так и единицей). Это могут быть различные сочетания
импульсов. Один уровень или наличие импульса обозначает 1; другой уровень или
отсутствие импульса — 0. Это могут быть импульсы двух полярностей (+ и -).
Переменные и соответствующие им сигналы изменяются не непрерывно, а лишь в
дискретные моменты времени t = 0,1,2,… t,… Временной интервал между двумя
соседними моментами дискретного времени называется тактом или периодом
представления информации. Дискретное время можно представить совокупностью
пронумерованных точек на оси времени, соответствующих последовательным тактовым
моментам. Временны е интервалы между периодами представления информации могут
быть произвольными. Практически во всех случаях ЭВМ содержат специальный блок,
вырабатывающий тактовые синхронизирующие импульсы (СИ), отмечающие моменты
дискретного времени. В цифровых вычислительных устройствах применяют
потенциальный и импульсный способы представления информации. При потенциальном
способе представления информации 0 и 1 соответствуют низкое Us и высокое Ui
напряжения в определенной точке схемы машины(потенциальный код).
При импульсном способе представления информации 1 и 0соответствуют наличие
и отсутствие электрического импульса в определенной точке схемы (импульсный код).
Схемы ЭВМ в соответствии с типом используемых сигналов для представления
20
информации принято делить на импульсные, потенциальные, импульсно-потенциальные.
Во-первых схемах используются только импульсные сигналы, во - вторых, - только
потенциальные, а в третьих, - и те и другие.
Для представления и передачи двоичных машинных слов, код которых содержит
несколько двоичных разрядов, применяют последовательный и параллельный способы
(последовательный и параллельный коды).
В общем случае, устройства, используемые в цифровой схемотехнике, являются
цифровыми автоматами - устройствами, преобразующими дискретную информацию, и в
общем случае имеют п входов для входных сигналов и т выходов.
Каждый из входных сигналов соответствует некоторому символу (букве) входного
алфавита. В свою очередь, выходные сигналы представляют собой символы (буквы)
выходного алфавита. В качестве букв этих алфавитов обычно используются двоичные
цифры.
Преобразование информации в ЭВМ производится электронными устройствами
(логическими схемами), которые, в основном, грубо можно разбить на два крупных
класса: комбинационные схемы (КС) и цифровые автоматы с памятью (ЦА).
В комбинационных схемах (КС) (схемы без памяти) совокупность выходных
сигналов (выходное слово Y) в любой момент времени однозначно определяется
входными сигналами (входным словом X), поступающими на входы в тот же момент
времени. Реализуемый в этих схемах способ обработки информации называется
комбинационным, так как результат обработки информации зависит только от
комбинации входных сигналов и вырабатывается сразу при подаче входнойинформации.
Рисунок 5 - Комбинационная схема
Закон функционирования КС определен, если задано соответствие между ее
входными и выходными словами, например, в виде таблицы. Это соответствие может
быть задано и в аналитической форме с использованием булевых функций.
Другой, более сложный класс преобразователей дискретной информации
составляют цифровые автоматы. Это более сложный класс преобразователей дискретной
информации. Цифровой автомат в отличие от комбинационной схемы имеет некоторое
конечное число различных внутренних состояний. Под воздействием входного слова
цифровой автомат переходит из одного состояния в другое и выдает выходное слово.
Выходное слово на выходе цифрового автомата в такте определяется в общем случае
входным словом, поступившим в этот такт на вход автомата, и внутренним состоянием
автомата, которое явилось результатом воздействия на автомат входных слов в
предыдущие такты.
Комбинация входного слова и текущего состояния автомата в данном такте
определяет не только выходное слово, но и то состояние, в которое автомат перейдет к
началу следующего такта.
Цифровой автомат содержит память, состоящую из запоминающих элементов (ЗЭ)
21
- триггеров, элементов задержки и др., фиксирующих состояние, в котором он находится.
Комбинационная схема не содержит ЗЭ. Поэтому ее называют автоматом без памяти или
примитивным автоматом.
Рассмотрим определение и способы задания Булевых (переключательных)
функций). В цифровой электронике существуют логические задачи, особенностью
которых является то, что их условия и решения могут принимать одно из двух
возможных значений. Одно выражает наступление того или иного события, а другое – не
наступление его. Наступление события обозначают единицей (логической единицей), а
не наступление - нулем (логическим нулем). Устройства, предназначенные для решения
логических задач, называют логическими электронными устройствами (ЛЭУ).
Математическим аппаратом, применяемым при анализе и синтезе ЛЭУ, является
алгебра логики, разработанная в середине Х1Х века английским математиком Дж. Булем,
и поэтому часто называемая Булевой алгеброй (БА).
БА оперирует с двоичными (логическими) переменными, принимающими одно из
двух значений: логический нуль или логическая единица. Функция двоичных
переменных и также принимающая одно из двух значений (нуль или единицу) называется булевой или переключательной (логической) функцией (ПФ). Логические
функции обозначаются прописными буквами F или Y , а двоичные переменные - А, В, С,
D, E, или строчной буквой икс с индексом, например, x1, х2, х3 .
ПФ может быть задана словесно; алгебраическим (булевым) выражением;
таблицей истинности; диаграммой Вейча (картой Карно).
Примеры задания переключательной функции (ПФ):
словесно:
функция двух переменных принимает значение логической единицы, если обе
переменные также равны единице, в противном случае, она равна нулю;
1) выражением: F = A ᴧ B;
2) таблицей истинности (таблица 4).
Таблица включает наборы (комбинации) логических переменных, которые должны
быть упорядочены по возрастанию или убыванию их десятичных эквивалентов, а также
значения функции на каждом наборе. Каждый набор имеет номер, равный десятичному
эквиваленту двоичного числа, если наборы упорядочены по возрастанию. Если число
переменных равно n, то количество наборов будет N = 2n. Номера наборов изменяются
от 0 до (2n-1).
𝒏
Общее число переключательных функций n – переменных – 𝑴 = 𝟐𝟐 .
Таблица 4 - Таблица истинности функция двух переменных
Логический базис. Логические функции могут быть реализованы простейшими
логическими элементами. Совокупность логических элементов И, ИЛИ, НЕ, с помощью
22
которых можно воспроизвести и реализовать любую ФАЛ, будем называть полным
логическим базисом. Базис И, ИЛИ, НЕ обладает избыточностью и не является
минимальным. Из этой совокупности ЛЭ можно исключить логический элемент И (либо
ЛЭ ИЛИ), тогда наборы И, НЕ и ИЛИ, НЕ также будут обладать свойствомбазиса.
При проектировании логических схем вычислительной техники самое широкое
применение получили базис Шеффера И-НЕ и базис Пирса ИЛИ-НЕ, обладающие
свойством логического базиса. Следует отметить, что одну и ту же логическую функцию
(операцию) можно реализовать в различных базисах.
Основным понятием математической логики является понятие "простого
высказывания". Под высказыванием понимают всякое повествовательное предложение,
утверждающее что-либо о чем-либо, ипри этом мы можем сказать, истинно оно или
ложно в данных условияхместа и времени.
Примеры высказываний
1) Волгоград стоит на Волге.
2) Прага - столица Англии.
3) Курица не человек.
4) Число 8 - четное.
Высказывания 1), 3), 4), истинны, а высказывание 2) ложное. Высказывание,
представляющее собой одно утверждение, принято называть простым или
элементарным. Примеры элементарных высказываний могут служить высказывания 1) и
2).
Высказывания, которые получаются из элементарных с помощью грамматических
связок "не". "и", "или", "если..., то...", "тогда и только тогда", принято называть
сложными или составными.
В алгебре логики все высказывания рассматриваются только с точки зрения их
логического значения, а от их смыслового содержания отвлекаются. Считается, что
каждое высказывание либо истинно, либо ложно и ни одно высказывание не может быть
одновременно истинным и ложным.
Элементарные высказывания обозначают малыми буквами латинского алфавита: x, y,
z, ...,а , b, c, ...; истинное значение высказывания - буквой и или цифрой 1, а ложное
значение - буквой л или цифрой 0.
Например, если высказывание истинно, то будем писать = 1, а если ложно, то =0.
Логические операции с одним операндом называются унарными,
сдвумя — бинарными,
с тремя — тернарными и т. д.
Рассмотрим основные двоичные логические операции с цифровыми сигналами
(битовые операции):
Отрицание, НЕ
23
Рисунок 6 - Инвертор, НЕ и его таблица истинности
На выходе будет: «1» тогда и только тогда, когда на входе «0»;
«0» тогда итолько тогда, когда на входе «1»
Повторение
Рисунок 7. Повторитель (буфер) и его таблица истинности
Преобразование информации требует выполнения операций с группами знаков,
простейшей из которых является группа из двух знаков. Оперирование с большими
группами всегда можно разбить на последовательные операции с двумя знаками.
Из
возможных бинарных логических операций с двумя знаками c
унарным выходом интерес для реализации представляют 10 операций, приведённых
ниже.
Конъюнкция (логическое умножение). Операция И
Рисунок 8 - Схема И, и ее таблица истинности
Логический элемент, реализующий функцию конъюнкции, называется схемой
совпадения. Для конъюнкции с любым количеством входов правило выполнения
операции звучит так: На выходе будет: «1» тогда и только тогда, когда на всех входах
действуют «1»; «0» тогда и только тогда, когда хотя бы на одном входе действует «0».
Иначе можно сказать так: "Истина на выходе может быть при истине на входе 1 и истине
на входе 2".
Дизъюнкция (логическое сложение). Операция ИЛИ
Рисунок 9 - Схема ИЛИ и ее таблица истинности
Для дизъюнкции с любым количеством входов на выходе будет: «1» тогда и только
24
тогда, когда хотя бы на одном входе действует «1»; а «0» тогда и только тогда, когда на
всех входах действуют «0»
Инверсия функции конъюнкции. Операция И-НЕ (штрихШеффера)
Рисунок 10 - Схема И-НЕ и ее таблица истинности
Для элемента И-НЕ с любым количеством входов на выходе будет:
«1» тогда и только тогда, когда хотя бы на одном входе действует «0»,
«0» тогда и только тогда, когда на всех входах действуют «1»
Инверсия функции дизъюнкции (Операция ИЛИ-НЕ (стрелкаПирса)
Рисунок 11 - Схема ИЛИ-НЕ и ее таблица истинности
Для логического элемента ИЛИ-НЕ с любым количеством входов на выходе
будет «1» тогда и только тогда, когда на всех входах действуют «0», «0» тогда и
только тогда, когда хотя бы на одном входе действует «1»
Эквивалентность (равнозначность),
ИСКЛЮЧАЮЩЕЕ-ИЛИ-НЕ, сложение по модулю 2
Рисунок 12 - Схема сложения по модулю 2 и ее таблица истинности
У логического элемента эквивалентности с любым количеством входов на выходе
будет: «1» тогда и только тогда, когда на входе действует четное количество, «0» тогда
и только тогда, когда на входе действует нечетное количество. Иначе можно сказать:
"истина на выходе при истине на входе1 и входе 2 или при лжи на входе 1 и входе 2".
Сложение (сумма) по модулю 2
(Исключающее-ИЛИ, неравнозначность).
Инверсия равнозначности. В англоязычной литературе – XOR
25
Рисунок 13 - Схема - Исключающее-ИЛИ и ее таблица истинности
Т.е. для суммы по модулю 2 с любым количеством входов на выходе будет: «1»
тогда и только тогда, когда на входе действует нечётное количество, а «0» тогда и
только тогда, когда на входе действует чётное количество. Иначе говоря, истина на
выходе – только при истине на входе1, либо только при истине на входе 2".
Импликация от A к B (прямая импликация, инверсиядекремента, A<=B)
Рисунок 14 - Схема - Импликация от A к B и ее таблица истинности
Здесь на выходе будет: «0» тогда и только тогда, когда на «B» меньше «А»,
«1» тогда и только тогда, когда на «B» больше либо равно «А»
Импликация от B к A (обратная импликация, инверсияинкремента, A>=B)
Рисунок 15 - Схема - Импликация от В к А и ее таблица истинности
На выходе будет: «0» тогда и только тогда, когда на «B» больше «А», а «1»
тогда и только тогда, когда на «B» меньше либо равно «А»
Декремент.
Запрет импликации по B. Инверсия импликации от A к B
Рисунок 16 - Схема – Декремент и ее таблица истинности
На выходе будет: «1» тогда и только тогда, когда на «A» больше «B», «0» тогда
и только тогда, когда на «A» меньше либо равно «B»
26
Инкремент. Запрет импликации по A. Инверсия импликации от B к A
Рисунок 17. Схема – Инкремент и ее таблица истинности
Т. е. на выходе будет: «1» тогда и только тогда, когда на «B» больше
«A», «0» тогда и только тогда, когда на «B» меньше либо равно «A». Элементы
импликаций не имеют промышленных аналогов для функций с количеством входов, не
равным 2. Элементы импликаций не имеют промышленных аналогов.
Этими простейшими логическими операциями (функциями), и даже некоторыми
их подмножествами, можно выразить любые другие логические операции. Такой набор
простейших функций называется функционально полным логическим базисом. Таких
базисов 4:
1. И, НЕ (2 элемента)
2. ИЛИ, НЕ (2 элемента)
3. И-НЕ (1 элемент)
4. ИЛИ-НЕ (1 элемент).
Для преобразования логических функций в один из названых базисовнеобходимо
применять закон (правило) де-Моргана в двух формах:
Реализация логических элементов возможна при помощи устройств,
использующих разные физические принципы: механические, гидравлические,
пневматические, электромагнитные,электромеханические, электронные.
Физические реализации одной и той же логической функции, в разных системах
электронных и неэлектронных элементов отличаются друг от друга.
Логические элементы подразделяются и по типу использованных в них
электронных элементов. Наибольшее применение в настоящее время находят следующие
логические элементы:
РТЛ - (резистивно-транзисторная логика)
ДТЛ - (диодно-транзисторная логика)
ТТЛ - (транзисторно-транзисторная логика).
Обычно входной каскад логических элементов ТТЛ представляет собой
компараторы, которые могут быть выполнены различными способами (на
многоэмиттерном транзисторе или на диодной сборке). В логических элементах ТТЛ
входной каскад, кроме функций компараторов, выполняет и логические функции. Далее
следует выходной усилитель с двухтактным(двухключевым) выходом.
В комплементарных логических элементах КМОП (МОП – металл – окисел –
полупроводник) входные каскады также представляют собой простейшие компараторы.
Усилителями являются КМОП-транзисторы. Логические функции выполняются
комбинациями параллельно и последовательно включенных ключей, которые
одновременно являются и выходными ключами.
27
ТТЛШ (с диодами Шоттки). Для увеличения быстродействия логических
элементов в них используются транзисторы Шоттки (транзисторы с диодами Шоттки), в
которых вместо p-n перехода в их применяется переход металл-полупроводник. При
работе этих приборов отсутствует инжекция неосновных носителей и явления
накопления и рассасывания заряда, что обеспечивает их высокое быстродействие.
Включение этих диодов параллельно коллекторному переходу исключает насыщение
выходных транзисторов, из-за чего увеличивается напряжение логических 0 и 1 и
одновременно уменьшаются потери времени на переключение логического элемента.
Потребление электрического тока у них меньшее по сравнению с обычными ТТЛ
элементами.
ЭСЛ (эмиттерно-связанная логика) - логика, иначе называемая логикой на
переключателях тока, построена на базе биполярных транзисторов, объединённых в
дифференциальные каскады. Один из входов обычно подключён внутри микросхемы к
источнику опорного напряжения (примерно посредине между логическими уровнями). В
отличие от ТТЛ, транзисторы в ЭСЛ работают в активном режиме и не входят в
насыщение или инверсный режим. Поэтому быстродействие ЭСЛ-элемента при той же
технологии большее, чем ТТЛ-элемента, но больше и потребляемый ток. Разница между
логическими уровнями у ЭСЛ-элемента меньше, чем у ТТЛ (меньше вольта) и для
приемлемой помехоустойчивости, приходится использовать отрицательное напряжение
питания, а иногда применять для выходных каскадов второе питание). Зато
максимальные частоты переключения триггеров на ЭСЛ более, чем напорядок
превышают возможности аналогичных ТТЛ элементов. В настоящее время и ТТЛ(Ш), и
ЭСЛ практически не используются, так как у КМОП технологии частота переключения
выросла до нескольких гигагерц.
Тема 2.2 Основы синтеза цифровых логических устройств
Табличная и функциональная аналитическая формы записи переключательных
функций. Аналитический и графический способы (карты Карно) минимизации
логических функций.
Переход от нормальной к совершенным способам записи переключательных
функций при аналитическом и графическом способах.
Синтез логического устройства.
Построение логических схем по переключательным функциям. Получение
логических функций устройств по его структурным схемам.
Простой конъюнкцией называется конъюнкция одной или нескольких
переменных, при этом каждая переменная встречается не более одного раза (либо сама,
либо ее отрицание). Например,
является простой конъюнкцией.
Дизъюнктивной нормальной формой (ДНФ) называется дизъюнкция простых
конъюнкций. Например, выражение
является ДНФ.
Совершенной дизъюнктивной нормальной формой (СДНФ) называется такая
дизъюнктивная нормальная форма, у которой в каждую конъюнкцию входят все
переменные данного списка (либо сами, либо их отрицания), причем в одном и том же
порядке.
Например, выражение
является ДНФ, но не СДНФ. Выражение
28
является СДНФ.
Аналогичные определения (с заменой конъюнкции на дизъюнкцию и наоборот)
верны для КНФ и СКНФ. Приведем точные формулировки.
Простой дизъюнкцией называется дизъюнкция одной или нескольких
переменных, при этом каждая переменная входит не более одного раза (либо сама, либо
ее отрицание).
Например, выражение
– простая дизъюнкция.
Конъюнктивной нормальной формой (КНФ) называется конъюнкция простых
дизъюнкций.
Например, выражение
– КНФ.
Совершенной конъюнктивной нормальной формой (СКНФ) называется такая КНФ,
у которой в каждую простую дизъюнкцию входят все переменные данного списка (либо
сами, либо их отрицания), причем водинаковом порядке.
Например, выражение
является СКНФ.
Представление логических функций в виде СДНФ (СКНФ)
Если булева функция не равна тождественному нулю, то ее можно представить в
виде СДНФ по ее таблице истинности следующим образом: берем только те наборы
переменных (х1,х2, …,хn), для которых f(х1,х2, …,хn) =1, и составляем простую
конъюнкцию для этого набора так: если хi = 0, тоберем в этой конъюнкции хi , если хi =
1, то берем хi. Составляя дизъюнкцию этих простых конъюнкций, придем к СДНФ.
Любую логическую (булеву) функцию можно выразить через три логические
функции: конъюнкцию, дизъюнкцию и отрицание.
По аналогии с представлением любой функции (не равной тождественному нулю)
в виде СДНФ можно функцию (не равную тождественной 1) представить в виде СКНФ:
простая дизъюнкция составляется для тех наборов переменных (х1, х2, …, хп), для
которых f(x1,x2,…, xn) = 0, причем если хi = 1, то в этой дизъюнкции берем хi, если же хi =
0, то берем хi.
Пример 1. Составить для импликации и сложения по модулю 2 СДНФ иСКНФ.
Составим таблицу истинности для рассматриваемых функций.
Таблица 4-Таблица истинности для функций имплантация и сложение по модулю два
X
0
0
1
1
y
0
1
0
1
f1=x→y
1
1
0
1
СДНФ для этих функций
СКНФ для этих функций:
29
f2=x+y
0
1
1
0
Пример 2.
Составить СДНФ и СКНФ на примере мажоритарной системы подсчета голосов,
т.е. системы, дающей сигнал «1» на выходе, если более половины сигналов на входе «1».
Составим таблицу истинности для рассматриваемой функции (табллица 5).
Таблица 5 - Таблица истинности для рассматриваемой функции
a
в
с
f
0
0
0
0
0
1
0
0
1
0
2
0
1
0
0
3
4
0
1
1
0
1
0
1
0
5
6
1
1
0
1
1
0
1
1
7
1
1
1
1
В совершенной дизъюнктивной нормальной форме заданная функция записывается
в виде:
т.е. функция записана для тех строк, где она обращается в 1.
В совершенной конъюнктивной нормальной форме заданнаяфункция записывается
в виде:
,
т.е. функция записана для тех строк, в которых она обращается в 0.
Как указано выше, в таблице 3 приведен полный набор логическихфункций для 2-х
переменных.
Покажем эквивалентность СНДФ и СКНФ на примере функции НЕ ИЛИ (это
функция f8 таблицы 6). Таблица истинности функции имеетследующий вид:
Таблица 6 Таблица истинности для функции НЕ-ИЛИ
Отсюда имеем СДНФ в виде
8и
СКНФ в виде -
.
30
Добавим в выражение для СКНФ член (x ∨ y) и получим:
,
т.к.
Аналогично
.
Таким образом, СДНФ иСКНФ эквивалентны.
Набор функций, через которые можно выразить любые другие функции,
называется полным набором. Таким образом, конъюнкция, дизъюнкция и отрицание
является полным набором.
Упрощение логических выражений можно произвести с помощью методов
минимизации. Для несложных функций используются алгебраические преобразования.
Для более сложных с числом переменных от 3 до 6 применяют карты Карно.
Минимизация логических функций с помощью
алгебраическихпреобразований
Рассмотрим пример минимизации логической функции. Упростим полученную в
примере 2 СНДФ функции y, добавив в уравнение член а в с дважды (это допустимо, т.к.
а ∨ а ∨ а = а):
Для упрощения более сложных функций приходится применять основные законы
алгебры логики, наиболее употребительны законы отрицания и правило де Моргана,
например: y
.
Первый и последний член преобразованы на основании закона отрицания.
Далее сгруппируем члены уравнения
=а⋅в∨а∨с∨в,
т.к.
Можно еще упростить, добавив
(на основании аксиомы а ∨ а∨ а = а)и снова
сгруппировав члены уравнения:
(на основании закона поглощения), таким образом, мы имеем:
Минимизация логических функций с помощью карт Карно.
31
При большом числе переменных использование алгебраических преобразований
резко усложняется, поэтому применяют карты Карно. Карта Карно – это представление
таблицы истинности в виде прямоугольной таблицы с соответствующим числом клеток,
каждая из которых отвечает определенной конъюнкции (произведению переменных).
Переменные следуют так, чтобы в соседних клетках отличалась только одна из них, т.е.
вместо чередования 00; 01; 10 и 11 используют код Грея 00; 01; 11 и 10.
Внимание: необходимо учесть, что рабочей частью карты Карно является часть,
выделенная жирным шрифтом (таблица 7) и содержащая в нашем случае 8 клеток,
соответствующие 8 строкам таблицы истинности.
Например, левая верхняя клетка, которой соответствуют
(указаны
выше) и с (указана слева), очевидно, отвечает 1-ой строке таблицы с номером 0.
Правая нижняя клетка карты, которой соответствуют переменные
и
,
отвечает строке таблицы с номером 5, и т.д. Карта Карно для функции, рассмотренной
выше в примере 2, представлена в таблице 7.
Таблица 7 - Карта Карно
В клетки карты заносим 0 или 1 в соответствии с таблицей истинности 5. Далее
необходимо в карте выделить один или несколько прямоугольников, включающих
возможно большее число клеток с «1». При этом прямоугольники могут содержать 2n
клеток, т.е.1, 2, 4, 8 и т.д.
Одна и та же клетка может входить в несколько прямоугольников.
В нашем случае таких прямоугольников можно выделить 3, каждому из них
соответствует один член искомого уравнения.
Для вертикального прямоугольника можно записать
.
Для двух оставшихся получаем в • с и а⋅• с ; т.е. ту переменную, которая
повторяется дважды – один раз «0», другой «1» - исключаем, а ту, которая не меняется,
оставляем. Сокращенная ДНФ функции
у=а⋅в∨а⋅с∨в⋅с.
Заметим, что если для функции п переменных, заданных своей таблицей
истинности, все возможные наборы переменных можно представить как вершины пмерного куба со стороной равной 1 (всего вершин будет 2п) в декартовой системе
координат. В сокращенную ДНФ будут входить «уравнения» этих прямых или
гиперплоскостей, проведенные через те вершины, на которых значение функции равно 1.
Карты Карно позволяют эти геометрические идеи использовать при п = 3, 4, 5, для
функций, заданных своей таблицей истинности. При больших п карты Карно
практически не используются.
Надо учесть, что в карте Карно можно объединить клетки в крайних строках
(таблица 8), рассматривая карту как цилиндр, и даже в углах, рассматривая карту как шар
(таблица 9).
32
Таблица 8 - Карта Карно для функции
Таблица 9 - Карта Карно для функции
Реализация функций алгебры логики схемами
Рассмотрим построение электрических схем на логических элементах,
реализующих простейшие логические функции (рис. 2).
Словесное определение функциям можно дать следующее:
1) Элемент И – на выходе появится «1», если на входе а И выходе в будет
«1», в остальных случаях на входе «0», т.е. функция равна 0.
2) Элемент ИЛИ – на выходе появится «1», если ИЛИ на входе а, ИЛИ
на входе в будет «1».
3) Элемент НЕ – состояние выхода всегда будет противоположно (инверсно)
состоянию входа, т.е. на входе НЕ то, что на входе
а
б
в
Рисунок 18 - Изображения логических элементов и их таблицы истинности:
а – конъюнкция (элемент И),
б – дизъюнкция (элемент ИЛИ),
в –отрицание (элемент НЕ)
С помощью этих схем можно реализовать любую логическую функцию,
описывающую работу устройств компьютера. Обычно у схем бывает от двух до восьми
входов и один или два выхода.
Чтобы представить два логических состояния «1» и «0» в схемах, соответствующие
им входные и выходные сигналы имеют один из двух установленных уровней
напряжения, например, +5 вольт и 0 вольт.
Высокий уровень обычно соответствует значению «истина» («1»), а низкий 33
значению «ложь» («0»).
Пример 3. Составить электрическую схему, реализующую функцию мажоритарной
системы подсчета голосов, т.е. системы, дающей сигнал «1» на выходе, если более
половины сигналов на входе «1» (пример 2).
Схема, соответствующая СДНФ представлена на рисунке 19, а.
После минимизации функции схема, соответствующая сокращенной ДНФ,
представлена на рисунке 19, б.
Таким образом, если исходное выражение требовало для реализации 8 элементов
(четыре элемента «И», три элемента «НЕ» и один элемент «ИЛИ») при общем числе
входов 19, то упрощенное выражение требует три элемента «И» и один элемент «ИЛИ»
при общем числе входов 9. Сложностьустройства уменьшена вдвое, если судить по числу
входов
Рисунок 19 - Электрические схемы, соответствующие исходной СДНФ (а) и
сокращенной ДНФ (б) заданной логической функции
Тема 2.3. Цифровые интегральные микросхемы
В связи с изобретением точечного германиевого транзистора в 1948 году в
лаборатории Bell Telephone Laboratories и созданием плоскостных кремниевых
транзисторов в 1953 году на фирме Texas Instrument Incorporation, появилась технология
микромодульного монтажа., когда сложный интегральный модуль собирался из
отдельных микромодулей - небольших печатных плат стандартного размера.
После создания первой интегральной схемы на основе монокристаллической
полупроводниковой технологии в 1961 году на фирме Fairchild Semiconductor,
представляющей собой триггер, состоящийизчетырех биполярных транзисторов и двух
резисторов, началось развитие настоящих полупроводниковых микросхем, которые
вначалечасто использовались как электронные компоненты гибридных микросхем.
Таким образом, в 1970-х годах произошел поворот электронной промышленности
к разработке всё более сложных микросхем, использующих лишь единственный кристалл
кремния ("чип").
Интегральная микросхема - ИС) - это совокупность электрически связанных
компонентов (транзисторов, диодов, резисторов и др.), изготовленных в едином
технологическом цикле на единой полупроводниковой основе (подложке).
Интегральная микросхема выполняет обработку (преобразования) информации,
заданной в виде электрических сигналов: напряжений или токов. Электрические сигналы
34
могут представлять информацию в непрерывной (аналоговой), дискретной и цифровой
форме.
Аналоговые и дискретные сигналы обрабатываются аналоговыми или линейными
микросхемами, цифровые сигналы – цифровыми микросхемами. Существует целый
класс устройств и соответственно микросхем называемых аналого-цифровыми или
цифро-аналоговыми и, служащих для преобразования сигналов из одной формы в
другую.
Аналоговый сигнал - описывается непрерывной или кусочно- непрерывной
функцией,
Цифровой сигнал это квантованный временной ряд,
принимающий лишь ряд дискретных значений – уровней квантования, а независимая
переменная n принимает значения 0, 1, ….
Нелинейная функция Qк– задае т значения уровней квантования в двоичном коде.
Число K уровней квантования и число S разрядов соответствующих кодов связаны
зависимостью
.
Компоненты, входящие в состав ИС, не могут быть выделены из нее в качестве
самостоятельных изделий, кроме того, они характеризуются некоторыми особенностями
по сравнению с дискретными транзисторами, диодами и т. д.
Особенностью цифровых ИС является высокая сложность выполняемых ими
функций, поэтому количество компонентов в одной микросхеме может исчисляться
сотнями тысяч и даже миллионами.
Функциональную сложность ИС обычно характеризуют степенью компонентной
интеграции, т. е. количеством чаще всего транзисторов на кристалле. Количественно
степень интеграции описывается условным коэффициентом K = lg N , где N – число
компонентов.
В зависимости от значений K интегральные схемы подразделяются:
K < 2, (N < 100) – малая интегральная схема (МИС или IS);
2 < K < 4, (N < 104) – интегральная схема средней степени интеграции (СИС или
MSI);
4 < K < 5, (N < 106) – большая интегральная схема (БИС или LSI);
K > 6, (N > 106) – сверхбольшая интегральная схема (СБИС или VLSI).
Сокращения приведенные на английском языке имеют следующий смысл: IS –
Integrated Circuit; MSI – Medium Scale Integration; LSI – Large Scale Integration; VLSI –
Very Large Scale Integration.
Иногда сложность ИС характеризуют таким показателем, как плотность упаковки.
Это количество компонентов, приходящихся на единицу площади кристалла. Этот
показатель характеризует уровень технологии, и настоящее время он составляет более
104 компонентов/мм2.
При изготовлении интегральных схем используется групповой метод производства
и в основном планарная технология.
Групповой метод производства предполагает изготовление на одной
полупроводниковой пластине большого количества однотипных ИС и одновременную
обработку десятков таких пластин. После завершения цикла изготовления пластины
разрезаются в двух взаимно перпендикулярных направлениях на отдельные кристаллы –
чипы (chip), каждый из которых представляет собой ИС.
Планарная (плоскостная) технология – это такая организация технологического
процесса, при которой все составляющие ИС формируются в одной плоскости.
35
Необходимо отметить, что создание и освоение изделий микроэлектроники
является чрезвычайно дорогостоящим делом.
Производство чипов заключается в наложении тонких слоёв со сложным "узором"
на кремниевые подложки. Сначала создаётся изолирующий слой, который работает как
электрический затвор. Сверху затем накладывается фоторезистивный материал, а
нежелательные участки удаляются с помощью масок и высокоинтенсивного облучения.
Когда облучённые участки будут удалены, под ними откроются участки диоксида
кремния, который удаляется с помощью травления. После этого удаляется и
фоторезистивный материал, и мы получаем определённую структуру на поверхности
кремния. Затем проводятся дополнительные процессы фотолитографии, с разными
материалами, пока не будет получена желаемая трёхмерная структура.
Каждый слой можно легировать определённым веществом или ионами, меняя
электрические свойства. В каждом слое создаются окна, чтобы затем подводить
металлические соединения.
Тема 2.4. Типовые устройства обработки цифровой информации
Интегральные логические элементы являются основой для построения цифровых
устройств, выполняющих более сложные операции и относящихся к классу
комбинационных устройств.
Основные из них: дешифраторы и шифраторы; мультиплексоры и
демультиплексоры; двоичные сумматоры; цифровые компараторы и мажоритарные
элементы; преобразователи кодов и др.
Сумматоры - это цифровые функциональные устройства, предназначенные для
выполнения операции сложения чисел, представленных в различных кодах. Похарактеру
действия сумматоры подразделяются на комбинационные, не имеющие элементов
памяти, и накапливающие – запоминающие результаты вычислений при снятии входных
сигналов.
Дешифраторы - комбинационные устройства, позволяющие преобразовать nразрядный двоичный код в позиционный 2n-разрядный код. Имеет n входов и 2n или
меньше выходов. В зависимости от входного набора сигнал 1 появится только на одном
определенном выходе, а на всех остальных выходах будут сигналы 0.
Дешифратор - комбинационное устройство, позволяющее преобразовать nразрядный двоичный код в позиционный 2n-разрядный код. Имеет n входов и 2n или
меньше выходов. В зависимости от входного набора сигнал 1 появится только на одном
определенном выходе, а на всехостальных выходах будут сигналы 0.
Преобразователи кодов - это устройства для автоматического изменения
соответствия между входным и выходным кодами по заданному алгоритму, без
изменения их смыслового содержания. Другими словами, преобразователь кода
представляет собой устройство с m входами и n выходами, взаимно и однозначно
преобразующее входные слова из некоторого алфавита {X1, X2, …, Xp} и выходные
слова другого алфавита {Y1, Y2, …, Yu }.
Задача преобразования кодов возникает прежде всего в связи с необходимостью
сведения цифровых устройств с разнообразными способами кодирования в единую
систему. Для преобразования параллельных двоичных кодов можно построить
достаточно простые преобразователи на комбинационных логических схемах. Однако на
практике это часто осуществляется алгоритмическим путем, используя запоминающие
36
устройства.
Демультиплексоры - (распределители) устройства, передающие сигнал,
поступивший на его вход x, на один из S выходов в зависимости от управляющего
сигнала (УС), заданного двоичным кодом.
Мультиплексоры - устройства для коммутации информации, поступающей по
нескольким входным каналам, на один выходной канал в зависимости от управляющего
сигнала, заданного двоичным кодом.
Цифровые компараторы - устройства сравнения кодов чисел. В общем случае
компаратор параллельных кодов двух m-разрядных двоичных чисел представляет собой
комбинационную схему с 2m входами и тремя выходами (―равно‖, ―больше‖,
―меньше‖). При поступлении на входы кодов двух сравниваемых чисел сигнал
логической единицы появляется только на одном из выходов. В некоторых случаях
компаратор может иметь менее трех выходов.
Одноразрядный компаратор имеет два входа на которые одновременно поступают
одноразрядные двоичные числа x1 и x2, и три выхода (=, >, <).
Многоразрядные компараторы обычно выполняют на базе одноразрядных. При
этом используется принцип последовательного сравнения разрядов многоразрядных
чисел, начиная с их старших разрядов, так как уже на этом этапе, если x1m 4>№ x2m,
задача может быть решена однозначно, и сравнение следующих за старшими разрядов не
потребуется.
Интегральные триггеры устройства, имеющие два устойчивых состояния и
способные под действием управляющих сигналов скачкообразно переходить из одного
состояния в другое.
Можно выделить две основные области их применения: формирование импульсов
и работу в качестве элементарных автоматовцифровых устройств.
Как формирователи, триггеры позволяют получать стандартные по амплитуде
прямоугольные импульсы с малой длительностью фронта и среза, практически не
зависящей от скорости изменения управляющего сигнала. В роли цифровых автоматов
с двумя внутренними состояниями различные типы триггеров выполняют функции
ячеек памяти, каскадов задержки, пересеченных ячеек и т. д.
Триггер, как элементарный конечный автомат, характеризуется следующими
свойствами:
- число внутренних состояний – два (единица и нуль), что соответствует одной
внутренней переменной, обозначаемой для триггеров буквой Q;
- число выходных переменных y – одно, значение переменной y совпадает со
значением Q;
- число входных переменных x зависит от типа триггера.
Наряду с выходом Q, называемым прямым, триггер имеет и инверсный выход.
Состояние триггера определяется значением его прямого выхода.
Интегральные счетчики - устройства, предназначенные для подсчета числа
входных сигналов и хранения в определенном двоичном коде этого числа. Счетчики цифровые автоматы, внутренние состояния которых определяются только количеством
сигналов "1", пришедших на вход. Сигналы "0" не изменяют их внутренние состояния.
Цифровые регистры - это устройства, предназначенные для хранения и
преобразования многоразрядных двоичных чисел.
Запоминающими элементами регистра являются триггеры, число которых равно
разрядности хранимых чисел. Кроме триггеров регистры содержат также
37
комбинационные схемы, предназначенные для ввода и вывода хранимых чисел,
преобразования их кодов, сдвига кодов на то или иное число разрядов. Информация в
регистрах хранится, как правило, в течениенекоторого количества тактов.
Генераторы числовых последовательностей - последовательностные устройства
этого типа называют также распределителями сигналов, так как последовательность
двоичных чисел на их выходах используется для управления работой других цифровых
узлов. Число состояний генератора называется длиной последовательности чисел Ln,
которая равна количеству тактов, после которого последовательность чисел на выходе
генератора повторяется. По своей структуре генераторы чисел близки либо к счетчикам,
либо к регистрам.
Генераторы на основе счетчиков. Любой счетчик можно считать генератором
последовательности чисел, имеющей Ln = Kсч. Как правило, требуемое число разрядов
генератора равно числу двоичных разрядов m в генерируемых числах. Если m > log2 Ln,
то для уменьшения числа используемых триггеров структура генераторов изменяется. В
этом случае генератор целесообразнее строить в виде счетчика с модулем счета Kс = Lnи
подключенной к его выходам комбинационной схемой (КС), синтезирующей требуемые
значения двоичных чисел последовательности.
Генераторы на основе сдвиговых регистров. В генераторах такого типа каждое
последующее число последовательности образуется путем сдвига предыдущего числа на
один разряд вправо и введением в освободившийся первый разряд нуля или единицы.
Такиепоследовательности называются циклическими.
Основой генератора является сдвиговый регистр с входной комбинационной
схемой, вырабатывающий управляющий сигнал z0 для установки первого разряда.
38
Раздел 3. Последовательностные цифровые устройства - цифровыеавтоматы
Тема 3.1 Цифровые триггерные схемы
В общем случае, автомат – это устройство, способное функционировать без
участия человека, согласно предварительно заложенной в него программе. В самом
общем случае работа автомата заключается в преобразовании входного
информационного слова в выходное информационное слово согласно заданному
алгоритму.
В частном случае триггеры и устройства, собранные на триггерах являются тоже
цифровыми автоматами. Слово «цифровые» означает, что они работают с
информационными словами, заданные в виде чисел – обычно двоичных.
Триггер – электронное устройство, имеющее два выхода и обладающее двумя
устойчивого состояниями. В каждое из этих состояний оно переходит под действием
внешнего запускающего импульса.
Сигналы на обоих выходах триггера всегда противоположны (один из них
называется прямым, другой инверсным), поэтому триггер может быть в состоянии 0 - 1
либо 1 - 0. Состояние триггера принято определять по сигналу на его прямом выходе.
Триггер может находиться только в одном из двух устойчивых состояний – 1 или
0, что означает, что он может хранить один бит двоичной информации.
Принцип работы триггера состоит в его способности сохранять сколь угодно долго
одно из двух состояний устойчивого равновесия при отсутствии входного сигнала и
переходе в другое состояние при поступлении входного сигнала.
Разновидности триггеров: симметричные триггеры, триггеры с эмиттерной связью
(триггеры Шмидта); триггеры с раздельными входами, триггеры со счетным входом,
триггеры со сложной входной логикой и т.п.. В зависимости от того, какой сигнал
используется в качестве активного на входе синхронизации, различают триггеры
потенциальные (со статическим управлением), т. е. управляемые по уровню и триггеры
с динамическим управлением - срабатывающие по фронту.
В основном, триггеры применяются в счетчиках импульсов, делителях частоты и
запоминающих устройствах систем автоматики и телемеханики, измерительной техники,
вычислительной техники, систем связи и т.п.
Конструктивное исполнение триггеров - на дискретных элементах, в
микроэлектронном исполнении их элементов с низкой степенью интеграции, в
микроэлектронном исполнении в виде одного чипа.
RS - триггеры. Их можно построить на логических элементах, таких как И-НЕ или
ИЛИ-НЕ (Рисунок 20):
Рисунок 20 - RS – триггеры
39
В исходном состоянии (т.е. сразу после включения питания и до подачи
управляющих сигналов) RS-триггер устанавливается в произвольное, непредсказуемое
состояние: либо единичное (Q=1), либонулевое (Q=0).
Если подать управляющий сигнал на вход R (1 для триггера на ИЛИ-НЕ или 0 для
триггера на И-НЕ), то если до этого триггер был в нулевом состоянии, то в этом
состоянии он и останется.
Считается, что триггер подтверждает свое состояние, хранит записанную в нем
информацию. Если же до этого триггер был в единичном состоянии, то перейдет в
нулевое состояние.
Аналогично RS-триггер работает и при подаче управляющего сигнала на вход S.
Т.е. подача управляющего сигнала на вход R или S триггера либо подтверждает его
состояние, либо изменяет на противоположное.
Одновременная подача активирующих сигналов (1 для триггера на ИЛИ-НЕ
или 0 для триггера на И-НЕ) на оба управляющих входа RS-триггера запрещена, т.к.
в этом случае триггер установится в неопределенное состояние.
Такой RS-триггер называется асинхронным, т.к. его состояние может быть
изменено сразу же после изменения сигнала на его каком-либо управляющем входе.
Если привязка к сигналам на входах R и S нежелательна, а триггер
должен переключаться по дополнительной «команде», используют синхронные RSтриггеры.
Синхронный RS-триггер имеет дополнительный С-вход для подачи тактовых
(синхронизирующих) импульсов.
Он состоит из асинхронного RS-триггера и двух логических элементов на входе
(Рисунок 21).
Рисунок 21 - Синхронный RS-триггер
При С = 0 входные логические элементы блокированы, их состояние не зависит от
сигналов на R- и S-входах и соответствует логической 1.
Для асинхронного RS-триггера такая комбинация сигналов на входах является
нейтральной, поэтому триггер находится в режиме хранения записанной информации.
При С = 1 входные логические элементы открыты для восприятия управляющих
сигналов и передачи их на входы асинхронного RS-триггера. Т.е. синхронный триггер
при наличии разрешающего сигнала на С-входе будет работать по правилам,
применимым для асинхронного триггера.
При этом, очередность подачи сигналов на синхронизирующий С-вход и на R- и Sвходы может быть произвольной.
D-триггер, или триггер задержки ( τ-задержка) при поступлении синхросигнала на
вход С устанавливается в состояние, соответствующее потенциалу на входе D
Такой триггер имеет кроме обычных выходов Q и
один информационный вход
40
(D-вход) и вход синхронизирующего сигнала (С - вход). Основное назначение Dтриггера – задержка сигнала, подаваемого на D-вход.
Т.е. выходной сигнал Q изменяется не сразу после изменения входного сигнала D,
а только с приходом синхронизирующего импульса С, т.е. с задержкой на один период
импульсов.
Обозначение синхронного D-триггера (триггера-защелки) (Рисунок 22):
Рисунок 22 - Синхронный D-триггер
Разновидности D-триггеров. Если в качестве входных логических элементов
использовать трехвходовые элементы И-НЕ, то можно получить управляющий вход (Vвход).
Его роль аналогична роли С-входа в синхронном RS-триггере: при V=1,
DV-триггер работает подобно D-триггеру, а при V=0 состояние триггера сохраняется
независимо от изменения сигнала на D-входе(Рисунок 23).
Рисунок 23 - DV - триггер.
Если D-триггер имеет входы для раздельной установки состояний логического 0
или 1, то такой триггер также является комбинированным – DRS-триггером (Рисунок
24).
Рисунок 24. DRS –триггер
Т-триггер (триггер со счетным входом) - имеет один вход (Т), изменяющий свое
состояние с приходом импульса на этот вход (Рисунок 25).
Рисунок 25 - Т-триггер
Такой триггер можно получить из синхронного RS-триггера, если R- и S- входы
соединить перекрестными обратными связями с выходами триггера.
Вход СRS-триггера выполняет роль Т-входа Т-триггера.
При использовании дополнительного управляющего входа V, Т-триггер
41
превращается в TV-триггер (или в синхронный Т-триггер).
Он так же, как и Т-триггер переключается с приходом каждого входного импульса,
но только при наличии разрешающего сигнала на управляющем V-входе (Рисунок 26):
Рисунок 26 - TV-триггер
Как и D-триггеры, Т-триггеры могут иметь входы сброса R и установки S.
JK-триггер - имеет два информационных входа – J и K. Кроме того,
он может иметь один или два входа синхронизации и установочные входы. JKтриггер не имеет запрещенных входных комбинаций сигналов как
RS-триггер.
JK-триггер универсален, так как может выполнять функции D, DV,T, TV, RS
триггера (Рисунок 27):
Рисунок 27. JK-триггер
JK-триггер имеет два информационных входа (J и K), но в отличие от RS-триггера,
в нем разрешена подача на вход J = K=1. При этом на выходах триггера состояние
меняется на противоположное.
Универсальность JK-триггеров определяется тем, что они могут при
соответствующем включении выполнять функции триггеров других типов.
Из J K-триггера можно получить D триггер следующим образом (Рисунок 24):
Рисунок 28 - Получение D-триггера из JK-триггера
А Т триггер можно получить так (Рисунок 29):
Рисунок 29 - Получение Т-триггера из JK-триггера
Используя триггеры и простую логику можно строить и более сложные
конструкции – счетчики, регистры и др.
42
Тема 3.2. Цифровые счетчики импульсов
Счетчиком называют устройство, подсчитывающее импульсы, поступающие на его
вход. Количество разрядов счетчика определяется максимальным числом импульсов,
которые могут поступить на его вход. Счетчики имеют один вход и п выходов, в
зависимости от количества разрядов. Под действием входных сигналов счетчик,
установленный в исходное состояние, изменяет свое состояние и сохраняет его до
поступления на его вход следующего сигнала.
Счетчики используются в вычислительной технике и в устройствах автоматики. В
компьютерах они применяются в счетчиках команд, в регистрах памяти запоминающих
устройств и т. д.
По своему назначению счетчики подразделяют на суммирующие, вычитающие и
реверсивные.
В суммирующем счётчике с каждым входным импульсом его содержимое
увеличивается на единицу, а в вычитающем – уменьшается на единицу. Так,
суммирующий счётчик выполняет прямой, а вычитающий – обратный счёт единиц,
поступивших на его вход.
Реверсивные счётчики могут работать как в режиме прямого, так и обратного
счёта.
По способу формирования сигналов переноса счётчики подразделяют на три
группы: с последовательным, параллельным и последовательно- параллельным
переносом. По этим признакам счётчики отличаются способами подачи импульса
переноса.
В последовательном счётчике входные импульсы подаются только на вход
первого триггера, а в параллельном – одновременно на синхровходы триггеров всех
разрядов.
Последовательно-параллельные
счётчики
строят
по
принципу
последовательного соединения нескольких параллельных счётчиков.
В качестве примера рассмотрим параллельные регистры на микросхемах
К155ТМ7 и К1533ИР34
Микросхема К155ТМ7 представляет собой четыре D-триггера с прямыми и
инверсными выходами. Корпус К155ТМ7 типа 238.16-1, масса не более 1,2 г и у
КМ155ТМ7 типа 201.16-5, масса не более 2,5 г.
Корпус ИМС К155ТМ7 (Рисунок 30):
Рисунок 30 - Корпус К155ТМ7
Условное графическое обозначение микросхемы (рисунок 31):
43
Рисунок 31 - Условное графическое обозначение микросхемы К155ТМ7
Назначение выводов ИМС К155ТМ7:
1 - выход инверсный Q1;
2 - вход D1;
3 - вход D2;
4 - вход синхронизации C3,C4;
5 - напряжение питания;
6 - вход D3;
7 - вход D4;
8 - выход инверсный Q4;
9 - выход Q4;
10- выход Q3;
11- выход инверсный Q3;
12 - общий;
13 - вход синхронизации C1,C2;
14 - выход инверсный Q2;
15 - выход Q2;
16 - выход Q1.
Таблица 10 - Электрические параметры микросхемы К155ТМ7
Номинальное напряжение питания
Выходное напряжение низкого уровня
Выходное напряжение высокого уровня
Напряжение на антизвонном диоде
Входной ток низкого уровняпо входам 2,3,6,7по входам 4,13
Входной ток высокого уровняпо входам 2,3,6,7по входам 4,13
Входной пробивной ток
Ток короткого замыкания
Ток потребления
Потребляемая статическая мощность на один триггер
5В5%
не более 0,4 В
не менее 2,4 В
не менее -1,5 В
не более -3,2 мАне более -6,4 мА
не более 0,08 мАне более 0,16 мА
не более 1 мА
-18...-57 мА
не более 53 мА
не более 69,5 мВт
Микросхема К155ТМ2, КМ155ТМ2 - представляет собой два независимых Dтриггера, срабатывающих по положительному фронту тактового сигнала.
Таблица 11 - Таблица истинности микросхемы К155ТМ2
44
Корпус ИМС К155ТМ2 (Рисунок 32)
Рисунок 32 - Корпус микросхемы К155ТМ2
Условное графическое обозначение микросхемы К155ТМ2
Рисунок 33 - УГО микросхемы К155ТМ2
Назначение выводов микросхемы К155ТМ2:
1 - инверсный вход установки "0" R1;
2 - вход D1;
3 - вход синхронизации C1;
4 - инверсный вход установки "1" S1;
5 - выход Q1;
6 - выход инверсный Q1;
7 - общий;
8 - выход инверсный Q2;
9 - вход Q2;
10 - инверсный вход установки "1" S2;
11 - вход синхронизации C2;
12 - вход D2;
13 - инверсный вход установки "0" R2;
14 - напряжение питания;
Таблица 12 - Электрические параметры
1
2
3
4
5
6
7
8
9
10
11
12
13
Номинальное напряжение питания
Выходное напряжение низкого уровня
Выходное напряжение высокого уровня
Напряжение на антизвонном диоде
Входной ток низкого уровня
по входам 2,4,10,12
по входам 1,3,11,13
Входной ток высокого уровня
по входам 2,12
по входам 4,3,11,10
Входной пробивной ток
Ток короткого замыкания
Ток потребления
Потребляемая статическаямощность на один триггер
Время задержки распространения при включении
Время задержки распространения при выключении
Тактовая частота
45
5В±5%
не более 0,4 В
не менее 2,4 В
не менее -1,5 В
не более -1,6 мА
не более -3,2 мА
не более 0,04 мА
не более 0,08 мА
не более 1 мА
-18...-55 мА
не более 30 мА
не более 78,75мВт
не более 40 нс
не более 25 нс
не более 15 мГц.
В серии микросхем К155 имеется несколько модификаций D- триггеров, однако
наиболее распространена микросхема К155ТМ2.
В одном 14-выводном корпусе размещены два независимых D-триггера.
Единственное, что их объединяет это общая цепь питания.
Каждый триггер имеет четыре входных сигнала логического уровня, и
соответственно, два выхода. Это прямой выход Q и
- инверсныйвыход.
Микросхема К155ТВ1, КМ155ТВ1 является - J-K триггером, представляет собой два
независимых тактируемых J-K триггера с установкой в 0 и 1.
Считывание информации с входов J и K происходит во время положительного
перепада на входе С, а на выходы она передается во времяотрицательного перепада.
Наличие низкого уровня на входах R и S одновременно дает неопределенное
состояние на выходах.
Логические уровни на J и K не должны изменяться, пока на Свысокий уровень.
Если соединить выводы J и K триггер будет работать как обычный счетный
(делить частоту на 2).
Таблица 13 - Таблица истинности
Таблица истинности микросхемы К155ТВ1
Корпус микросхемы К155ТВ1 - типа 201.14-2, масса не более 1 г и умикросхемы
КМ155ТВ1 типа 201.14-8, масса не более 2,2 г.
Корпус микросхемы ИМС К155ТВ1 (Рисунок 34):
Рисунок 34- Корпус микросхемы К155ТВ1
Условное графическое обозначение микросхемы К155ТВ1(рисунок 35):
Рисунок 35 - УГО микросхемы К155ТВ1
Назначение выводов микросхемы К155ТВ1:
46
1- свободный;
2- вход R;
3-5 - входы J1-J3;
6- выход Y2;
7- общий;
8- выход Y1;
9-11 - входы K1-K3;
12- вход C;
13- вход S;
14- напряжение питания.
Таблица 14 - Электрические параметры микросхемы К155ТВ1
1 Номинальное напряжение питания
5±5%
2 Выходное напряжение низкого уровня
не более 0,4 В
3 Выходное напряжение высокого уровня
не менее 2,4 В
4 Напряжение на антизвонном диоде
не менее -1,5 В
5 Входной ток низкого уровня
по входам 3-5,9-11
не более -1,6 мА
по входам 2,12,13
не более -3,2 мА
6 Входной ток высокого уровня
не более 0,04 мА
7 Входной пробивной ток
не более 1 мА
8 Ток короткого замыкания
-18...-55 мА
9 Ток потребления
не более 20 мА
10 Потребляемая статическая мощность
не более 105 мВт
11 Время задержки распространения при включении
не более 40 нс
12 Время задержки распространения при выключении не более 25 нс
13 Тактовая частота
не более 15 мГц
Триггеры могут объединяться в более сложные конструкции, например, регистры и
счетчики.
Микросхемы К1533ИР34 транзисторной логики с диодами Шоттки серии ТТЛ
представляют собой транзисторную логику - два четырехразрядных буферных регистра с
тремя устойчивыми состояниями на выходе. Используются в радиоэлектронной
аппаратуре в широком спектре применения.
Корпус ИМС К155ИР34 (Рисунок 36) - металлокерамический.
Рисунок 36 - Корпус микросхемы К1533ИР34
Таблица 15Основные технические параметры микросхемы 1533ИР34:
47
Корпус типа
4118.24-1.
Диапазон рабочих температур: +125 °С.
-60
Допустимое значение потенциала
200 В
статического электричества:
Напряжение питания:
5,0 В ±10%
Пример записи условного обозначения
Микросхема 1533ИР34,
в конструкторской документации:
бК0.347.364-11 ТУ.
Данная микросхема спроектирована для управления большой емкостной или
относительно низкоомной нагрузкой. Применение выхода с тремя состояниями и
увеличенная нагрузочная способность по сравнению со стандартными микросхемами
К1533 обеспечивает возможность работы непосредственно на магистраль в системах
с магистральной организацией без дополнительных схем интерфейса. Все это позволяет
использовать КР1533ИР34 в качестве регистра, буферного регистра, регистра вводавывода, магистрального передатчика и т.п.
Расположение выводов микросхемы К1533ИР34 (Рисунок 37):
Рисунок 37 - Расположение выводов микросхемы К1533ИР34
Таблица 16 - Таблица назначения выводов микросхемы К1533ИР34
01
02
03
04
05
06
07
08
09
10
11
12
13
14
15
16
17
18
19
20
21
1D 0
1D 1
1D 2
1D 3
2D 0
2D 1
2D 2
2D 3
0V
2R
2E
2Q 3
2Q 2
2Q 1
2 Q0
2Q3
2Q2
2Q1
Вход установки в состояние «Логическийноль»
Вход разрешения состояния высокогоимпеданса
Информационный вход
Информационный вход
Информационный вход
Информационный вход
Информационный вход
Информационный вход
Информационный вход
Информационный вход
Вход разрешения состояния высокого импеданса
Общий ввод
Вход установки в состояние «Логический ноль»
Вход разрешения
Информационный вход
Информационный вход
Информационный вход
Информационный вход
Информационный вход
Информационный вход
Информационный вход
48
22
23
24
Информационный вход
1Q0
1E
VCC
Таблица 17 - Таблица истинности микросхемы К1533ИР3
Z – состояние высокого импеданса
Функциональная схема микросхемы К1533ИР34 (Рисунок 38):
Рисунок 38 - Функциональная схема микросхемы К1533ИР34
Рисунок 39 - УГО микросхемы К1533ИР34
49
Базовый элемент микросхемы D-триггер спроектирован по типу проходной
защелки. При высоком уровне напряжения на входе стробирования, информация
проходит со входа на выход микросхемы, минуя триггер, отсюда высокое
быстродействие. При подаче напряжения низкого уровня на вход Е, включается
обратная связь и регистр переходитв режим хранения.
Высокий уровень напряжения на входе переводит выходы микросхемы в
высокоимпедансное состояние, при этом, однако, в регистр может записываться новая
информация или храниться предыдущая.
Схема управления третьим состоянием спроектирована таким образом, что при
снижении напряжения питания примерно до 3-х вольт, она переводит выводы
микросхемы в третье состояние, вне зависимости от информации на входе.
Данная особенность позволяет исключить сквозные токи во время включения и
выключения питания при использовании микросхемы в системах с магистральной
организацией.
Оба регистра совершенно идентичны и работают независимо.
Таблица 18 - Статические параметры микросхемы К1533ИР34
Обозначени
Наименование параметра
Норма
Единица
Не менее Не более измерения
UOH
Выходное напряжение высокого
уровня
UOL
Выходное напряжениенизкого
уровня
0,4
0,5
В
I1H
Входной ток высокого уровня
20
нА
I1L
I0
ICDI
Входной низкого уровня
Выходной ток
Прямое падениенапряжения на
антизвонном диоде
Ток потребления при высоком
уровне выходного напряжения
1 – 0,11 нА
1-701
В
1-1,51
нс
ICCH
ICCL
ICCZ
IOZH
IOZL
В
2,5
2,4
1-1,51
Ток потребления при низком
уровне выходного напряжения
Ток потребления в состоянии
«выключено»
Выходной ток высокого уровня в
состоянии «выключено»
Выходной ток низкого уровня в
состоянии «выключено».
50
Режим измерения
Ucc=4,5B ; UIн=2,0В
UIL=0,0В I0н= -0,4 нA
I0L= -0,4нA
I0L= -2,6 нA
Ucc=4,5B ; UIн=2,0В
UIL=0,0В I0н= -0,4 нA
I0L= 12 нA
I0L= 24 нA
Ucc=5,5B ; UIн=2,7В
Ucc=5,5B ; UIL=0,4В
Ucc=5,5B ; U0=225В
Ucc=4,5B ; II=18нА
21
нс
Ucc=5;5
20
нА
Ucc=5;5
31
нА
Ucc=5;0 B U0=2,7В
20
мкА
Ucc=5,5B ; U0=2,7В
1-201
мкА
Ucc=5,5B ; U0=0,4В
Таблица 19 - Динамические параметры микросхемы К1533ИР34
Обозначени
Наименование параметра
tPLH
Время задержки распространения
сигнала
при выключении
- по входу разрешения
- по информационнымвходам
Время задержки распространения
сигналапри включении
- по входу разрешения
- по информационнымвходам
- по входу установки в состояние
низкого уровня.
Время задержки распространения
сигналапри выключении при переходе
в состояние «выключено» их состояния
«выключен»
- в состояние высокогоуровня
- в состояние низкогоуровня
tPHL
tPZHtPZL
tPHZ
tPLZ
Норма
Единица
Не менее Не более измерения
нс
22
14
нс
Режим измерения
Ucc=5;0 B ± 10 %
CL = 50 нФ t = 20 нс
RL = 0,5 ком
RL = 0,5 ком
Ucc=5;0 B ± 10 %
CL = 50 нФ t = 20 нс
RL = 0,5 ком
RL = 0,5 ком
21
14
24
нс
Ucc=5;0 B ± 10 %
CL = 50 нФ
t = 20 нс
RL = 0,5 ком
нс
Ucc=5;0 B ± 10 %
CL = 50 нФ
RL = 0,5ком, t =20 нс
Уровень отсчета на
выходе 2,1 В
Уровень отсчета на
выходе DH = + 0,3 В
Ucc=5;0 B ± 10 %
CL = 50 нФ
RL = 0,5ком, t =20 нс
Уровень отсчета на
выходе 0,7 В
Уровень отсчета на
выходе DL = - 0,3 В
18
18
Время задержки распространения
сигналапри выключении при переходе
в состояние
«выключено» их состояниявысокого
уровня.
36
8
Время задержки распрстранения
сигналапри выключении при переходе
в состояние
«выключено» их состояниянизкого
уровня.
нс
16
13
Для справки, приводим список самых необходимыхпредельно допустимых
электрических режимов эксплуатации микросхемы К1533ИР34:
- емкость входа – не более 5 пФ;
- емкость выхода – не более 7 пФ;
- допускается переключение к выходам емкости не более 500 пФ, при этом
нормы на динамические параметры не регламентируются;
- эксплуатация микросхем в режиме измерения IO, UCDI не допускается;
- допустимое значение статического потенциала – 200 В;
- допускается кратковременное воздействие (в
течение не более 5 мс)
напряжение питания до 7 В;
- собственные резонансные частоты микросхем до 20 кГц отсутствуют;
- максимальное время фронта нарастания и время фронта спада входного импульса
– не более 1 мкс, а по входу 1Е, 2Е – не более 150 мкс.
Параметры временной диаграммы работы микросхемы К1533ИР34:длительнсть
импульса отрицательной полярности по выводам 0,1 13 – неменее 15 нс;
- длительность импульса полохительной полярности по выводам 14 23 – не
менее 10 нс;
51
- время опережения установки информации по выводам 03, 04, 0,5, 06, 07, 08,09, 10
относительно спада на выходе 23 (14) – не менее 13 нс;
- время удержания информации по выводам информации по выводам 03, 04, 0,5,
06, 07, 08, 09, 10 относительно спада на выходе 23 (14) – не менее 14 нс.
Микросхема К155ИР13 применяется в последовательных регистрах сдвига и
кольцевых счетчиков. Микросхема К155ИР13 — универсальный, восьмиразрядный,
синхронный регистр сдвига, построенный на RS- триггерах. Регистр характеризуется
тем, что при поступлении одного тактового импульса обеспечивается сдвиг
одновременно всего числа на один разряд вправо или влево.
Для записи числа в параллельном коде используются входы D0 ─ D7.
Последовательная запись числа производится через входы DR (вход последовательного
сдвига вправо) для записи числа начиная с младших разрядов.
DL ─ вход последовательного сдвига влево, начиная со старшихразрядов.
В схеме регистра используются режимные входы S0 и S1, определяющие функции
регистра, вход синхронизации С а также вход К (установка в 0), восемь параллельных
выходов Q0 ─ Q7.
Регистр выполняет 4 операции:
1. Параллельный ввод информации
2. Сдвиг вправо (от Q0 до Q7)
3. Сдвиг влево (от Q7 до Q0)
4. Запрет (очистка, сброс).
Корпус К155ИР13 типа 239.24- (Рисунок 40):
Рисунок 40 - Корпус микросхемы К155ИР13
Условное графическое обозначение микросхемы К155ИР13 (Рисунок 41):
Рисунок41 - Условное графическое обозначение микросхемы К155ИР13
52
Назначение выводов микросхемы К155ИР13:
1- вход режимный S0;
2- вход последовательного ввода при сдвиге вправо DR;
3 - вход информационный D0;
4- выход Q0;
5 - вход D1;
6- выход Q1;
7- вход D2;
8- выход Q2;
9- вход D3;
10- выход Q3;
11 - вход синхронизации С;
12- общий;
13 - вход инверсный "сброс" R;
14- выход Q4;
15- вход D4;
16- выход Q5;
17- вход D5;
18- выход Q6;
19- вход D6;
20- выход Q7;
21 - вход D7;
22 - вход последовательного ввода при сдвиге влево DL;
23- вход режимный S1;
24 - напряжение питания;
В таблице указаны сочетания уровней на этих входах, позволяющие переводить
регистр в режимы:
- хранения (на входах S0 и S1 напряжения низкого уровня),
- параллельной загрузки (на этих входах напряжения высокого уровня),
- сдвига влево (S1-в, S0-н)
- и сдвига вправо (S1-н, SO-в).
Таблица 20 - Состояния регистра в разных режимах К155ИР13 (74198)
Синхронный параллельный ввод 8 бит информации осуществляется при наличии
на режимных входах S0 и S1 состояния «1».
Информация поступает в соответствующий входы и появляется на выходах с
приходом фронта синхроимпульса на вход «С».
Сдвиг вправо осуществляется синхронно при подаче фронта импульса
синхронизации, когда на входе S0 – «1» а на S1 – «0».
Последовательная информация в этом случае поступает на вход DL.
53
Установка нулей (очистка регистра) осуществляется импульсом U 0на входе R.
Очистка регистра происходит независимо от состояния остальных входов. Во
время действия импульса R = 0 регистр бездействует.
При выполнении всех остальных операций необходимо поддерживать R = 1.
Режим работы задается сигналами на управляющих входах без применения
дополнительных устройств и внешних связей.
Микросхема имеет следующие выводы:
- информационные входы последовательного ввода информации – DRпри сдвиге
вправо (англ. rtght) и DL при сдвиге влево (англ. left);
- восемь входов D1–D8 для параллельного ввода, тактовый вход С,
- управляющие входы S 1 и S 0 для выбора режима,
- вход R для установки триггеров в нулевое состояние
- и восемь выходов от разрядов Q1–Q8.
Кроме однотипных параллельных входов, у микросхемы К155ИР13 (74198), DO —
D7, первый и последний разряды регистра имеют дополнительные D-входы: DSR — для
сдвига вправо и DSL для сдвига влево.
Состоянием входов SO и S1 определяется также прием тактового перепада от входа
С.
На входы SO и S1 перепад от высокого уровня к низкому можно подавать, когда на
входе С присутствует напряжение высокого уровня.
При параллельной загрузке (S1-в, SO-в) слово, подготовленное на входах DO—D7,
появится на выходах QO — Q7 после прихода последующего положительного перепада
тактового импульса.
Работа регистра в режиме последовательного ввода со сдвигом вправо происходит
при S 1 = 0 и S 0 = 1.
Информации в последовательном коде подается на вход, начиная с младших
разрядов.
Ввод и сдвиг всего числа на один разряд происходит с каждым перепадом 0,1
тактовых импульсов.
Последовательный ввод со сдвигом влево осуществляется при управляющих
сигналах S 1 = 1, S 0 = 0.
Входная информация должна поступать на вход DL со старшихразрядов.
Для параллельного ввода со входов D1–D8 на обоих управляющих входах
должно быть S 1 = S 0 = 1.
Информация со входов D1–D8 будет записана в триггеры и появится на выходах
Q1–Q8 по перепаду 0,1 тактового импульса.
Во избежание сбоев смена состояний управляющих входов S 1 и S 0 должна
происходить при С = 1.
Когда на обоих управляющих входах S 1= S 2= 0, триггеры не переключаются,
т. е. имеет место режим хранения.
Таблица 21 - Электрические параметры микросхемы К155ИР13
1
2
3
4
5
Номинальное напряжение питания
Выходное напряжение низкого уровня
Выходное напряжение высокого уровня
Помехоустойчивость
Входной ток низкого уровня
54
5V ±5 %
не более 0,4V
не менее 2,4V
не менее 0,4V
не более -1,6 мА
6
7
8
9
10
Входной ток высокого уровня
Ток короткого замыкания
Потребляемая мощность
Потребляемый ток
Рабочая частота
не более 0,04 мА
-18...-57 мА
не более 609 мВт
116 мА
25 МГц
Схема универсального восьмиразрядного сдвигового регистра (рисунок42)
Рисунок 42 - Схема универсального, восьмиразрядного,синхронного регистра
сдвига К155ИР13
Рассмотрим особенности построения схем счетчиков импульсов на ИМС
К155ИЕ2, К155ИЕ5,
Микросхема К155ИЕ2 - двоично-десятичный четырехразрядныйсчетчик
Параметры микросхемы КМ155ИЕ2:
Микросхемы представляют собой двоично-десятичные четырехразрядные
счетчики.
ИС состоит из четырех триггеров, внутренне соединенных дляделения на 2 и 5.
Может использоваться также в качестве делителя на 10.
Рисунок 43- УГО микросхемы КМ155ИЕ2
Корпус микросхемы К155ИЕ2:
Рисунок 44 - Корпус ИМС К155ИЕ2Назначение выводов ИМС К155ИЕ2
55
1- вход счетный С2;
2- вход установки 0 R0(1);
3- вход установки 0 R0(2);
4- свободный;
5- напряжение питания +U п ;6 - вход установки 9 R9(1);
7 - вход установки 9 R9(2);8 - выход Q3;
9 - выход Q2;10 - общий;
11 - выход Q4; 12 - выход Q1; 13 - свободный;
14 - вход счетный C1;
Функциональная схема ИМС К155ИЕ2 (Рисунок 45)
Рисунок 45 - Функциональная схема микросхемы КМ155ИЕ2
Таблица 22-Электрические параметры микросхемы КМ155ИЕ2
1
2
3
4
5
6
8
9
10
11
12
13
14
Номинальное напряжение питания
5V ±5 %
Выходное напряжение низкого уровняпри U п =4,75V
не более 0,4V
Выходное напряжение высокого уровняпри U п =4,75V
не менее 2,4V
Напряжение на антизвонном диоде при U п =4,75V
не менее -1,5V
Входной ток низкого уровня по входам установки0 и 9 при U п =5,25V
не более -1,6 мА
Входной ток низкого уровня по счетному входу С1при U п =5,25V
не более -3,2 мА
Входной
7
ток низкого уровня по счетному входу С2при U п =5,25V
не более -6,4 мА
Входной ток высокого уровня по входам установки0 и 9 при U п =5,25V
не более -0,04 мА
Входной ток высокого уровня по счетному входу С1при U п =5,25V
не более 0,08 мА
Входной ток высокого уровня по счетному входу С2при U п =5,25V
не более 0,16 мА
Ток входного пробивного напряжения по входамустановки 0 и 9 с счетным
не более 0,1 мА
входам С1 и С2
Ток потребления
не более 53 мА
Время задержки распространения при включениипо счетному входу С1 при U не более 100 нс
п =5V
Время задержки распространения при выключениипо счетному входу С1 при не более 100 нс
U п =5V
Таблица 23Предельно допустимые режимы эксплуатации микросхемы КМ155ИЕ2
1 Напряжение питания не более
2 Минимальное напряжение на входе
3
4
5
6
6V
- 0,4V
Максимальное напряжение на входе
Минимальное напряжение на выходе
Максимальное напряжение на выходе закрытой ИС
Температура окружающей среды
56
5,5V
- 0,3V
5,25V
-10...+70 ° C
Микросхема К155ИЕ5 – двоичный счетчик с делением на 3 и 8 .
Каждая ИС состоит из четырех JK-триггеров, образуя счетчик - делитель на 2 и 8.
УГО микросхемы показано на рисунке 46.
Установочные входы обеспечивают прекращение счета и одновременно
возвращают все триггеры в состояние низкого уровня (на входы R0(1) и R0(2) подается
высокий уровень).
Выход Q1 не соединен с последующими триггерами. Если ИС используется как
четырехразрядный двоичный счетчик, то счетные импульсы подаются на С1, а если как
трехразрядный - то на вход С2.
КорпусК155ИЕ5 типа 201.14-1.
Рисунок 46 - УГО микросхемы К155ИЕ5
Назначение выводов микросхемы:
1 - вход счетный С2;
2 - вход установки 0 R0(1);
3 - вход установки 0 R0(2);
4,6,7,13 - свободные;
5 - напряжение питания +Uп;
8 - выход Q3; 9 - выход Q2;
10 - общий;
11 - выход Q4;
12 - выход Q1; 14 - вход счетный C1;
Функциональная схема микросхемы К155ИЕ5 состоит из двух делителей,
содержащих четыре триггера (рисунок 47).
Рисунок 47. Функциональная схема микросхемы К155ИЕ5
Первый из них (вход С1, выход 1) работает как делитель частоты входной
импульсной последовательности на два.
Три триггера другого образуют делитель частоты на восемь.
Для деления частоты на 16 нужно соединить вход С1 с выходом 8.
Для получения различных коэффициентов деления необходима коммутация
выводов, как показано в таблице 24:
57
Таблица 24
Коэффициентделения
Выход сигнала
Коммутируемый выход
Выход сигнала
2
12
10
10
3
9
12
9
4
9
10
10
5
8
12
8
6
8
9
8
8
8
10
10
9
11
12
11
10
11
11
9
12
11
11
8
16
11
10
10
Микросхема К155ИЕ6 - двоично-десятичный реверсивный счётчик. Условное
графическое обозначение микросхема К155ИЕ6 (рисунок 48)
Рисунок 48 - УГО микросхемы К155ИЕ6
1 - вход информационный D2;
2 - выход второго разряда Q2;
3 - выход первого разряда Q1;
4 - вход "обратный счет";
5 - вход "прямой счет";
6 - выход третьего разряда Q3;
7 - выход четвертого разряда Q4;
8 - общий;
9 - вход информационный D8;
10- вход информационный D4;
11 - вход предварительной записи;
12- выход "прямой перенос";
13 - выход "обратный перенос";
14 - вход установки "0" R;
15 - вход информационный D1;
16 - напряжение питания;
В интервале Dt=t3-t2 действует импульс сброса, а при Dt=t6-t5 – импульс
58
установки числа 7.
Интервал Dt=t18-t3 характеризует состояние счётчика при прямом счёте, причём
число 0 в счётчике формируется в интервале Dt=t13-t11.
При обратном счёте число 0 формируется в интервале Dt=t23-t21. На рисунке 50
оказана временная диаграмма работы счётчика К155ИЕ7.
В интервале Dt=t3-t2 счётчик устанавливается в нулевое состояние, а в интервале
Dt=t6-t5 происходит запись кода в счётчик.
При прямом счёте нулевое состояние счётчика формируется в интервале
Dt=t15-t13, при обратном счёте – в интервале Dt=t24-t23.
Функциональная схема микросхемы К155ИЕ6 состоит из четырёхтриггеров и
управляющих логических элементов.
Ее структурная схема приведена на рисунке 49 .
Рисунок 49 - Структурная схема микросхемы К155ИЕ6
59
Рисунок 50 - Временная диаграмма работы микросхемы К155ИЕ6
Счётчики устойчиво работают на частоте до 30 МГц и имеют входы для прямого и
обратного счёта (выводы 4, 5). Направление счёта зависит от того, на какой вход подают
последовательность входных импульсов.
При подаче импульсов на вход +1 (вывод 5) счёт идёт в прямом направлении, при
подаче импульсов на вход -1 (вывод 4) в обратном направлении (процесс вычитания).
Счётчики можно устанавливать в любое состояние с помощью параллельного кода
на входах D1, D2, D4, D8 (выводы 15, 1, 10, 9),а в нулевое состояние уровнем 1 на
входе R (вывод 14).
Установка в нулевое состояние происходит независимо от уровня на счётных
входах и входе С.
Если вход R не используют, то на него необходимо подать напряжение низкого
уровня.
а)
б)
60
в)
Рисунок 51 - Схемы счетчиков импульсов
В режиме записи (рисунок 51, а, б) на входе R должен быть уровень 0. Если
одновременно с этим уровнем подать сигнал 0 на вход С, то в счётчик будет записан код,
который был подан на входы. Выходные сигналы счётчика появляются на выходах 1, 2,
4, 8 (выводы 3, 2, 6, 1).
На выходах >=9 и <=0 (выводы 12 и 13) формируются сигналы, которые
характеризуют состояние счётчика при максимальном иминимальном выходном числе.
При максимальном числе на выходе >=9 появляется уровень 1, а при минимальном
на выходе <=0 – уровень 1. Используя эти выходы, можно строить многоразрядные
реверсивные счётчики без дополнительных элементов, простым соединением выходов
переноса и передачи сигнала с выходов прямого и обратного счёта.
На рис. 57, ж показана схема последовательного соединения счётчиков, а на рис.
57, з - схема делителя частоты с использованием реверсивного счёта в режиме обратного
счёта. Счётчики программируют подачей кода на входы D1, D2, D4, D8. Вычитание идёт
до тех пор, пока на выходе <=0 не появится сигнал, который возвратит счётчик к
состоянию кода на входах установки.
После этого начинается новый цикл. При работе счётчика на частоте, близкой к
предельной, необходимо учитывать распространение сигнала в элементах микросхем
двоично-десятичного реверсивного счетчика К155ИЕ6
Для увеличения разрядности счетчиков, их можно соединять последовательно
(рисунок 52а),
Рисунок 52 - Расширение числа разрядов
двоично-десятичногореверсивного счетчика К155ИЕ6
61
Тема 3.3. Регистры
Регистр - последовательное или параллельное логическое устройство,
используемое для хранения n-разрядных двоичных чисел и для их преобразований.
Регистр представляет собой упорядоченную совокупность триггеров.
Рассмотрим схему параллельного регистра (рисунок 53):
Рисунок 53 - Схема параллельного регистра
Регистр построен на четырех D-триггерах, у которых входы синхронизации
соединены вместе.
На входы данных (D0 - D3) поступает двоичное число, а на вход C подается
тактовый сигнал. По заднему фронту сигнала двоичное число записывается в регистр.
Каждый записанный разряд двоичного числа появляется на выходах регистра (Q0 - Q3).
Вход R служит для обнуления всех триггеров регистра.
Теперь изучим схему последовательного (сдвигающего) регистра(Рисунок 54):
Рисунок 54 - Схема параллельного регистра
Этот регистр так же построен на основе D-триггеров, но триггеры здесь
соединены иначе. Выход одного триггера подключен к входу последующего. В отличие
от параллельного регистра, данная схема имеет только один информационный вход.
Для всех двоичных разрядов на вход синхронизации (С) подается тактовый
импульс, по заднему фронту которого очередной разряд вводимого числа записывается в
младший разряд регистра (выход Q0). Одновременно старое содержимое всего регистра
сдвигается на один разряд в сторону старших разрядов. Вход R так же, как и в
предыдущем случае, предназначен для начального сброса всех триггеров регистра в
нулевое состояние. Этот регистр работает как сдвиговый. Недостаток схемы –
62
информация заноситсяч в регистр поразрядно, последовательно через первый разряд, т.
е. для длинных регистров необходимо большее время. .
Основная область применения последовательных регистров - преобразование
последовательного кода в параллельный.
Возможно
построение
комбинированных
регистров
параллельнопоследовательных. Они способны принимать информацию как поразрядно, так и сразу
по несколько разрядов.
По направлению осуществления сдвига, регистры могут быть однонаправленными
и реверсивными.
По способу ввода и вывода информации, регистры могут быть:
- С последовательным вводом и выводом информации
- С параллельным вводом и выводом информации
- С параллельным вводом и последовательным выводом.
- С последовательным вводом и параллельным выводом.
По способу управления записью и чтением
- асинхронные и
синхронные.
По количеству линий передачи данных (т.е. по типу используемыхв составе
регистра триггеров) регистры делят на:
- однофазные – построенные на одновходовых триггерах (D-,T-триггерах);
парафазные - построенные на двухвходовых триггерах (RS-, JKтриггерах).
В кольцевых сдвигающих регистрах выход замкнут на вход. Поэтому данные
перемещаются в замкнутом цикле по кругу. Данные в кольцевой сдвигающий регистр
могут вводиться и считываться последовательно или параллельно. Кольцевые
сдвигающие регистры используются в качестве делителей частоты, счетчиков
импульсов, для последовательного опроса информационных каналов, для управления
цифровыми системами.
63
Раздел 4. Комбинационные цифровые устройства
Тема 4.1. Шифраторы и дешифраторы
Шифратор (называемый также кодером) - устройство, осуществляющее
преобразование десятичных чисел в двоичную систему счисления. Пусть в шифраторе
имеется m входов, последовательнопронумерованных десятичными числами (0, 1, 2, 3, ...
..., m - 1), и n выходов. Подача сигнала на один из входов приводит к появлению на
выходах n-разрядного двоичного числа, соответствующего номеру возбужденного входа.
Очевидно, трудно строить шифраторы с очень большим числом входов m, поэтому
они используются для преобразования в двоичную систему счисления относительно
небольших десятичных чисел.
Шифраторы широко используются в разнообразных устройствах ввода
информации в цифровые системы. Такие устройства могут снабжаться клавиатурой,
каждая клавиша которой связана с определенным входом шифратора. При нажатии
выбранной клавиши подается сигнал на определенный вход шифратора, и на его выходе
возникает двоичное число,соответствующее выгравированному на клавише символу.
Рисунок 55 - Шифратор, преобразующий десятичные
цифры 0, 1, 2, ..., 9 вдвоичные числа
На рис. 55 приведено символическое изображение шифратора, преобразующего
десятичные числа 0, 1, 2, ..., 9 в двоичные. Символ CD образован из букв, входящих в
английское слово CODER. Слева показано
10 входов, обозначенных десятичными цифрами 0, 1, ..., 9. Справа показаны
выходы шифратора: цифрами 1, 2, 4, 8 обозначены весовые коэффициенты двоичных
разрядов, соответствующих отдельным выходам.Из приведенной таблицы истинности
(таблица 23) следует, что переменная х1 на выходной шине 1 имеет уровень лог. 1, если
возбуждается один из нечетных входов. Следовательно:X1 = y1 + y3 + y5 + y7 + y9.
Аналогично для остальных выходов:x2 = y2 + y3 + y6 +y7 ,
x4 = y4 + y5 + y6 + y7 ,x8 = y8 + y9 .
Этой системе логических выражений соответствует схема на рис.
23, а. На рис. 23, б изображена схема шифратора на элементах ИЛИ-НЕ. При
выполнении шифратора на элементах И-НЕ предусмотрена подача на входы инверсных
значений, т. е. для получения на выходе двоичного представлении некоторой десятичной
цифры необходимо на соответствующий вход подать лог. 0, а на остальные входы лог.1. Схемашифратора, выполненная на элементах И-НЕ, приведена на рисунке 56,в.
64
Таблица 25 - Кодовая таблица шифратора
Рисунок 56 - Три варианта схемы шифратора
Изложенным способом могут быть построены шифраторы, выполняющие
преобразование десятичных чисел в двоичное представление с использованием любого
двоичного кода.
Для обратного преобразования двоичных чисел в небольшие по значению
десятичные числа используются дешифраторы (называемые также декодерами). Входы
дешифратора предназначаются для подачи двоичных чисел, выходы последовательно
нумеруются десятичными числами. При подаче на входы двоичного числа появляется
сигнал на определенном выходе, номер которого соответствует входному числу.
Дешифраторы имеют широкое применение. В частности, они используются в
устройствах, печатающих на бумаге выводимые из цифрового устройства числа или
65
текст. В таких устройствах двоичное число, поступая на вход дешифратора, вызывает
появление сигнала на определенном его выходе. С помощью этого сигнала производится
печать символа, соответствующего входному двоичному числу.
На рис. 57, а приведено символическое изображение дешифратора. Символ DC
образован из букв английского слова DECODER. Слева показаны входы, на которых
отмечены весовые коэффициенты двоичного кода. Справа - выходы, пронумерованные
десятичными числами, соответствующими отдельным комбинациям входного двоичного
кода. На каждом выходе образуется уровень лог. 1 при строго определенной комбинации
входного кода.
Дешифратор может иметь парафазные входы для подачи наряду с входными
переменными их инверсий, как показано на рисунке 57,б.
По способу построения различают линейные и прямоугольные дешифраторы
(Рисунок 57).
Рисунок 57 - УГО дешифраторов
Тема 4.2. Преобразователи кодов (конвертеры, converters, англ.)
В цифровых устройствах двоичная информация может быть представлена поразному. На аппаратном уровне задачу преобразования информации из одного кода в
другой выполняют комбинационные устройства — преобразователи кодов.
Преобразователь кода — комбинационное устройство, предназначенное для изменения
вида кодирования информации. На принципиальных схемах преобразователи кодов
обозначаются X/Y на изображении УГО (на УГО отечественных микросхем
преобразователи кода можно обозначаются буквами ПР – сокращение от слова
«преобразователи»). Так, микросхема 155ПР6 — преобразователь двоично-десятичного
кода в двоичный; а 155ПР7 — преобразователь двоичного кода в двоично-десятичный.
Рисунок 58 - УГО микросхем К155ПР6 и К155ПР7
Типичным примером преобразователя кодов является схема управления семисегментным индикатором, высвечивающим цифрыот 0 до 9.
Тема 4.3. Мультиплексоры и демультиплексоры
66
Мультиплексор является устройством, которое осуществляет коммутацию одного
из нескольких информационных входных сигналов на выход в соответствии с заданным
кодом на входах управления. Мультиплексор имеет несколько информационных входов
(D0, D1,...),, входы управления(A0, A1, ...) и один выход Q. На рис. 25, а показано
символическое изображение типичного мультиплексора с четырьмя информационными
входами и входом синхронизации С.
Рисунок 59 - Символическое изображение мультиплексора
Каждому информационному входу мультиплексора присваивается номер,
называемый адресом. При подаче сигнала на вход С мультиплексорвыбирает один из
входов, адрес которого задается двоичным кодом навходах управления, и подключает
его к выходу.
Таким образом, подавая на адресные входы адреса различных информационных
входов, можно передавать цифровые сигналы с этих входов на выход Q.
Таблица 26
Функционирование мультиплексора определяется таблицей 26 (при С=1).. При
отсутствии стробирующего сигнала (С=0) связь между информационными входами и
выходом отсутствует (Q=0). При подаче стробирующего сигнала (С=1) на выход
передается логический уровень того из информационных входов Di, номер которого i в
двоичной форме задан на адресных входах.
Принципиальная схема мультиплексора показана на рисунке 59, б.
В тех случаях, когда требуется передавать на выходы многоразрядные входные
данные в параллельной форме, используется параллельное включение мультиплексоров
по числу разрядов передаваемых данных.
Демультиплексор имеет один информационный вход и несколько выходов. Он
представляет собой устройство, которое осуществляет коммутацию информационного
входного сигнала на один из выходов, имеющему адрес (номер), задаваемый на входах
управления. На рисунке 60 показано символическое изображение демультиплексора с
67
четырьмя выходами
Рисунок 60 - Демультиплексор с четырьмя выходами
Функционирование этого демультиплексора определяетсятаблицей.
Таблица 27 - Кодовая таблица демультиплексора
Структурные формулы, определяющие формирование выходных сигналов такого
демультиплексора, имеют вид:
y0 = x1 * x2 * D, y2 = x1 * x2 * D ,y0 = x1 * x2 * D, y0 = x1 * x2 * D .
Использование демультиплексора может существенно упростить построение
логического устройства, имеющего несколько выходов, на которых формируются
различные логические функции одних и тех жепеременных.
Тема 4.4. Комбинационные двоичные сумматоры
Сумматоры — комбинационные устройства, предназначенные для сложения
чисел (обычно – двоичных).
Сложим два одноразрядных двоичных числа А и В. Для этого составим таблицу
истинности устройства, которое должно осуществлять эту операцию.
Результат суммирования обозначим буквой S, а значение переноса в старший
разряд – буквой P.
Таблица 28 - Таблица истинности сумматора
Работу такого сумматора, выполняющего логическую функцию «исключающее
ИЛИ», можно описать следующими уравнениями:
S = А·В + А·В ; Р = А·В .
Такое устройство, называется полусумматором.
Его логическая схема (рисунок 61):
68
Рисунок 61. Структурная схема полусумматора
Особенностью полусумматора является то, что он может использоваться для
суммирования лишь в младшем разряде. Это объясняется тем, что у него нет входа для
переноса.
При суммировании двух многоразрядных чисел для каждого разряда, за
исключением кроме младшего необходимо использовать устройство, имеющее
дополнительный вход переноса, которое называется полным сумматором. Его можно
представить как объединение двух полусумматоров (здесь вход Рвх — дополнительный
вход переноса). На УГО микросхемы сумматор обозначают буквами SM.
Одноразрядный двоичный сумматор. Из принципа сложения многоразрядных
двоичных чисел следует, что в каждом из разрядов производятся однотипные действия:
определяется цифра суммы путем сложения по модулю 2 цифр слагаемых и
поступающего в данный разряд переноса и формируется перенос, передаваемый в
следующий разряд. Эти действия реализуются одноразрядным двоичным сумматором.
Символическое изображение такого сумматора показано на рисунке 63, а. Он
имеет три входа для подачи цифр разрядов слагаемых ai, bi и переноса рi ; на выходах
формируются сумма si, и перенос pi + 1, i предназначенный для передачи в следующий
разряд
Рисунок 62 - Структурная схема полного сумматора
Рисунок 63 - Одноразрядный двоичный сумматор
В одноразрядном сумматоре могут предусматриваться входы для подачи как
прямых значений разрядов слагаемых ai, bi и переноса рi, так и инверсных значений, а
также выходы, на которых формируются инверсные значения выходных переменных.
Пример такого одноразрядного сумматора приведен на рисунке 63, б.
69
В приведенной ниже таблице показан закон функционирования одноразрядного
сумматора.
Таблица 29Таблица функционирования одноразрядного сумматора.
Многоразрядные двоичные сумматоры получаются последовательным
соединением одноразрядных сумматоров.
В зависимости от способа ввода разрядов слагаемых сумматоры делятся на два
типа: последовательного и параллельного действия. В сумматоры первого типа разряды
чисел вводятся в последовательной форме, т. е. разряд за разрядом (младшим разрядом
вперед), в сумматоры второго типа каждое из слагаемых подается в параллельной форме,
т. е. одновременно всеми разрядами.
Сумматор последовательного действия. Состоит из одноразрядного сумматора,
выход pi+1 которого соединен с входом pi через элементзадержки, параметры которого
согласованы со скоростью поступления разрядов слагаемых на входы сумматора.
Операция суммирования во всех разрядах слагаемых осуществляется с помощью одного
и того жеодноразрядного сумматора, но последовательно во времени, начиная смладших
разрядов. Такое построение сумматора возможно за счет того, что слагаемые
поступают в последовательной форме.
Очевидное достоинство сумматора последовательного действия заключается в
малом объеме оборудования, требуемого для его построения. Однако связанная с этим
необходимость в последовательной обработке разрядов приводит к крайне низкому
быстродействию. Поэтому, сумматоры такого типа в настоящее время используются
очень редко.
Сумматор параллельного действия. Состоит из отдельных разрядов, каждый из
которых содержит одноразрядный сумматор (рисунок 64).
Рисунок 64 - Сумматор параллельного действия
70
При подаче слагаемых цифры их разрядов поступают на соответствующие
одноразрядные сумматоры. Каждый из одноразрядных сумматоров формирует на своих
выходах цифру соответствующего разряда суммы и перенос, передаваемый на вход
одноразрядного сумматора следующего (более старшего) разряда. Такая организация
процесса организации переноса, называемая последовательным переносом, снижает
быстродействие многоразрядных сумматоров, т.к. получение результата в старшем
разряде сумматора обеспечивается только после завершения распространения переноса
по всем разрядам.
Повышение быстродействия параллельных сумматоров. Для обеспечения высокого
быстродействия параллельные сумматоры должны строиться на элементах, обладающих
высоким быстродействием.
В наиболее неблагоприятном случае возникший в младшем разряде перенос может
последовательно вызывать переносы во всех остальных разрядах. При этом время
передачи переносов t = t1 * n, где t1 -задержка распространения переноса в одном
разряде.
Уменьшение t достигается следующими приемами.
1. При построении схем одноразрядных сумматоров стремятся к уменьшению
числа элементов в цепи между входом, на который поступает импульс переноса рi и
.выходом, на котором формируется передаваемый в следующий разряд импульс переноса
pi+i.
2. В цепях от pi к pi+1 применяют элементы с повышенным
быстродействием.Схемы сумматоров следует строить таким образом, чтобы сигналы с
выхода каждого логического элемента в цепи от рi, к pi+i поступали на возможно
меньшее число других логических элементов, так как присоединение каждого
дополнительного элемента к той или иной точке цепи переносов, как правило, приводит
к увеличению паразитной емкости, удлинению фронтов сигналов и, следовательно, к
увеличению задержки распространения сигнала и снижению быстродействия сумматора.
3. Применяют устройства формирования переносов в параллельной форме. В
сумматоре с помощью устройства, называемого блоком ускоренного переноса,
производится формирование переносов в параллельной форме, т. е. одновременно для
всех разрядов. Переносы из этого блока поступают во все разрядные сумматоры
одновременно. При этом разрядные сумматоры не содержат цепей формирования
переносов, они формируют только сумму Si и величины Yi и Xi, для получения которых
переносы не требуются. Эти величины YI и Xi необходимы для формирования переносов
в блоке ускоренного переноса, они определяют следующие ситуации: Yi=1 означает, что
в i-м разряде перенос pi+1 в следующий (p+1)-й разряд необходимо формировать
независимо от поступления в данный разряд переноса из предыдущего разряда; Xi=1
означает, что в i-м разряде перенос рi+i должен формироваться только при условии
поступления переноса рi, из предыдущего разряда:
Yi = a1 * b1; X1 = (a1 + b1) * p1.
71
Рисунок 65 - Блок ускоренного переноса
Величины Yi и Xi формируются одновременно во всех разрядных сумматорах,
одновременно поступают на входы блока ускоренногопереноса и, следовательно, в этом
блоке одновременно формируются переносы, подаваемые в разрядные сумматоры. После
поступления переносов из блока ускоренного переноса в разрядных сумматорах
формируются суммы Si.
Тема 4.5. Цифровые компараторы
Цифровой компаратор - логическое устройство с двумя ходами, на которые
подаются два разных двоичных слова равной в битах длины и обычно с тремя
двоичными выходами, на которые выдаётся результат сравнения входных слов, —
первое слово больше второго, меньше или слова равны. При этом выходы «больше» и
«меньше» имеют смысл, если входные слова являются машинными кодами чисел.
Обычно цифровыекомпараторы имеют только один выход «равно».
Устройство может быть построено как на логических схемах, использующих
отдельные дискретные элементы, различной физической природы, так и на цифровых
интегральных микросхемах, использующих двоичную логику. Компараторы
применяются в системах автоматики, в вычислительной и измерительной технике,
радио- и проводной связи и т. п. При совпадении входных кодов, на выходе устройства
выдается сигнал равенства кодов.
Таблица истинности однобитового компаратора имеет следующий вид:
Таблица 30 - Таблица истинности однобитового компаратора
72
Таблица 31 - Таблица истинности двухбитового компаратора имеет следующий
вид:
Схема одноразрядного компаратора представляет собой структуру логического
элемента «исключающее ИЛИ-НЕ» (рисунок 66.).
Рисунок 66 - Схема одноразрядного компаратора
Если A = B, то F = 1, иначе, т. е. при А ≠ В, F = 0. Если А > В, т. е. А = 1, В = 0, то
С = 1, а если А < В, т. е. А = 0, В = 1, то D = l.
Если попарно равны между собой все разряды двух n-разрядных двоичных чисел,
то равны и эти два числа А и В. Применяя цифровой компаратор для каждого разряда,
например, четырехзначных чисел, и определяя значения F1, F2, F3, F4 логических
переменных на выходах компараторов, факт равенства А = В установим в случае, когда F
= F1 · F2 ·F3 · F4 = 1. Если же F = 0, то А ≠ В.
Неравенство А > В обеспечивается (для четырехразрядного числа) в четырех
случаях: или А4 > В4, или А4 = В4 и А3 > В3, или А4 = В4, А3 = В3 и А2 > В2, или А4 = В4, А3
= В3, А2 = В2 и A1 > В1 (где А4 и В4 — старшие разряды чисел А и В). Если поменять
местами А1 и B1, то будет выполняться неравенство А < В.
Цифровые компараторы выпускают, как правило, в виде самостоятельных
микросхем. Так, микросхема К564ИП2 (рис. 64) является четырехразрядным
компаратором, в котором каждый из одноразрядных компараторов аналогичен
рассмотренной ранее схеме. Данная микросхема имеет расширяющие входы А < В, А =
В, А > В, что позволяет наращивать разрядность обоих чисел. Для этого компараторы
соединяют каскадно или параллельно (пирамидально).
73
Рисунок 67 - Структурная схема микросхемы цифрового компаратора К564ИП2
При каскадном соединении компараторов К564ИП2 для сравнения двух
восьмиразрядных чисел, необходимо выходы А = В и А < В предыдущей микросхемы
(младшие разряды) подключить к соответствующим входам последующей микросхемы.
На входы А < В, А = В, А > В микросхемы младших разрядов подают соответственно
потенциалы U0 и U1 (U0 соответствует логическому 0, a U1 — «1»). В последующих
микросхемах на входах А > В поддерживают потенциаллогической единицы U1.
Мультиплексоры (Селекторы) используются для выбора получателем информации
одного из нескольких ее источников. Механическим аналогом мультиплексора является
многопозиционныйпереключатель следующего вида (рисунок 68).
Рисунок 68. Механический аналог мультиплексора
Микросхема К155ИД3 (Рисунок 69).
Рисунок 69. Микросхема К155ИД3
Микросхема представляет собой дешифратор-демультиплексор 4 линии на 16.
Содержит 225 интегральных элементов. Корпус К155ИД3типа 239.24-2.
Данная микросхема - дешифратор, позволяющий преобразовать четырехразрядный
код, поступивший на входы АО - А3 в напряжениенизкого логического уровня.
Корпус ИМС К155ИД3 (рисунок 70)
Рисунок 70. Корпус Микросхемы К155ИД3
74
Условное графическое обозначение ИМС К155ИД3 (рисунок 71)
Рисунок 71 - Условное графическое обозначение ИМС К155ИД3
Назначение выводов ИМС К155ИД3
1 - 11 - выходы Y1 - Y11;
13 - 17 - выходы Y12 - Y16;
12 - общий;
18, 19 - стробирующие входы;
24 - напряжение питания;
20 - 23 - информационные входы;
Таблица 32 - Электрические параметры ИМС К155ИД3
1
Номинальное напряжение питания
2
3
4
5
6
7
Выходное напряжение низкого уровня
Выходное напряжение высокого уровня
Входной ток низкого уровня
Входной ток высокого уровня
Ток потребления
Время задержки распространенияпри включении
по входам 20 - 23
по входам 18, 19
Время задержки распространенияпри выключении
по входам 20 - 23
по входам 18, 19
Время дешифрации
Потребляемая мощность
8
9
10
5В5%
не более 0,4 В
не менее 2,4 В
не более -1,6 мА
не более 0,04 мА
не более 56 мА
не более 33 нс
не более 27 нс
не более 36 нс
не более 30 нс
не более 35 нс
не более 294 мВт
Особенностью применения микросхемы К155ИД3 заключается в том, что она
преобразует двоичный четырёхразрядный код в напряжение логического нуля, который
появляется на одном из 16 соответствующих выходов (1-11, 13-17).
Если обратить внимание на изображение микросхемы К155ИД3, то можно
заметить, что у неё 16 выходов.
Как известно, в двоичном коде из четырёх знаков можно закодировать только 16
или меньше комбинаций. Больше нельзя.
Напомним, что с помощью четырёхзначного двоичного кода можно закодировать
десятичные цифры от 0 до 15 (всего 16 цифр).
Это легко проверить, если возвести 2 (основание системы счисления) в степень
4 (количество разрядов или цифр в коде). Получим 24 = 16 возможных комбинаций.
Таким образом, при поступлении на входы микросхемы К155ИД3 двоичного кода в
75
диапазоне от 0000 до 1111, на выходах 0 - 15 появится логический ноль (светодиод
засветится).
То есть микросхема преобразует число в двоичном коде в логический ноль на
выводе, который соответствует числу в двоичном коде.
По сути это такой особенный дешифратор из двоичной системы в десятичную.
А почему светится светодиод? На выходе ведь логический ноль.
По схеме видно, что аноды всех светодиодов подключены к плюсу питания, а
катоды к выходам микросхемы К155ИД3.
Если на выходе "0", то для светодиода это как бы минус питания и через его p-n
переход течёт ток – светодиод светится. Если на выходе логическая единица "1", то ток
через светодиод не пойдёт.
Микросхема КР514ИД2 (рисунок 72).
Рисунок 72 - Внешний вид микросхемы КР514ИД2
Микросхемы
представляют
собой
дешифратор
для
семисегментного
полупроводникового цифрового индикатора с разъединенными катодами сегментов.
Изготовлены по биполярной технологии с p-n переходом и применяется в
устройствах отображения цифровой, знаковой и буквенной информации.
Предназначены для работы в электронной аппаратуре в качестве дешифратора
логических сигналов из двоичного кода 8-4-2-1 в семисегментный код для питания
цифровых полупроводниковых индикаторов.
Таблица 33 - Характеристики КР514ИД2:
Напряжение питания, В
Ток потребления, мA
Входное напряжение "0", В
Входное напряжение "1", В
Входной ток "0", мА
Входной ток "1", мА
Выходной ток "0" (при 10V), мА
5±5%
<50
<0,4
>2,4
< 1,6
> 0,07
0,25(max)
Выходное напряжение "1" (при 20mA),В
< 0,4
Микросхема дешифратор двоично-десятичного
светодиодного индикатора с общим анодом.
кода
Обозначение на схемах КР514ИД2
Рисунок 73 - УГО микросхемыКР514ИД2
76
для
7-
сегментного
Расположение выводов на корпусе микросхемы КР514ИД2 (рисунок 73)
Рисунок 74 - Расположение выводов на корпусе микросхемы КР514ИД2
Назначение выводов ИМС КР514ИД2:X0-X3 - входы двоично-десятичного кода
A-G- выходы на индикаторBI - вход гашения Ucc - питание +5VGnd– общий
Таблица 34-Таблица истинности дешифратора (микросхемаКР514ИД2)
При подаче лог. "0" на вход гашения "BI" выходы A..G=0 (индикатор выключен).
Для входов КР514ИД2: "0" - напряжение низкого уровня, "1" - напряжение
высокого уровня.
Для выходов КР514ИД2: "1" - напряжение низкого уровня, "0" - напряжение
высокого уровня (согласно схеме подключения: свечение сегмента при низком уровне на
выходе м/с)
Чаще всего дешифраторы применяются совместно с цифровыми или символьными
индикаторами.
Семисегментный светодиодный индикатор представляет собой микросхему, на
верхней поверхности которой располагаются светодиоды.
Внутри этой микросхемы между собой соединяются все аноды или все катоды
светодиодов.
Внешний вид семисегментного индикатора на светодиодах (рисунок75):
77
Рисунок75 - Внешний вид семи-сегментного индикатора
Внутри этой микросхемы между собой соединяются все аноды или все катоды
светодиодов.
В случае с общими анодами мы должны подать плюс на анод и минус на один или
несколько катодов.
Рисунок 76 - Схема семи-сегментного светодиодного индикатора
В случае с общими катодами — наоборот: мы должны подать минусна катод и минус на
один или несколько анодов.
Рисунок 77 - Схема семи-сегментного светодиодного индикатора
Здесь DP (Digital Point) – десятичная точка. На рисунке индикатораэта точка
обозначена буквой h.
Типовая схема подключения индикатора с общим анодомк микросхеме КР514ИД2:
Рисунок 78 - Типовая схема подключения семисегментного индикатора
78
Применение мультиплексоров на примере микросхемы К155КП7.
Микросхема К155КП7 представляет собой селектор-мультиплексор на восемь
каналов со стробированием.
В зависимости от установленного на адресных входах A, B, C кода разрешается
прохождение сигнала на выходы Y1 и Y2 только от одного из восьми информационных
входов D0-D7, при этом на входе стробирования V должно быть установлено
напряжение низкого уровня.
При высоком уровне напряжения на входе V, выход Y1 устанавливается в
состояние низкого уровня напряжения, а выход Y2 соответственно в состояние высокого
уровня.
Условно - графическое обозначение микросхемы приведено на рис.3, а его
электрические параметры в таблице 35.
Рисунок 79 - Условно - графическое обозначение
микросхемы К155КП7
Назначение выводов микросхемы К155КП7
1-4 - входы информационные D3-D1,
5 - выход Y1,
6 - выход Y2,
7 - вход разрешения,
8 - общий, адресные входы:
9 - вход C,
10 - вход B,
11 - вход A,
12 -15 - входы информационные D7-D4,
16 - питание
Таблица 35 - Таблица истинности мультиплексора К155КП7
79
Таблица 36 - Электрические параметры микросхемы К155КП7
Номинальное напряжение питания
Выходное напряжение низкого уровня
Выходное напряжение высокого уровня
Входной ток низкого уровня
Входной ток высокого уровня
Ток потребления
5В
5%
не более 0,4 В
не менее 2,4 В
не более -1,6 мА
не более 0,04 мА
не более 48 мА
Мультиплексор состоит из четырех схем И, выходы которых связаны со схемой
ИЛИ.
На один из входов схем И поступают данные (вход данных). Два других входа
используются для выборки. Определенный канал будет выбран после того, как на оба
селектирующих входа поступят сигналы с высоким уровнем потенциала. При этом с
выхода схемы будут сниматься данные, поступающие на соответствующий вход.
Функциональная схема мультиплексора на 4 входа (рисунок 80.)
Рисунок 80 - Функциональная схема микросхемы К155КП7.
Его символическое обозначение:
Рисунок. 81 - УГО микросхемы К155КП7
На входе мультиплексора стоят четыре трехвходовых схемы ИЛИ. Выходы его
связаны с 4-мя входами 4-хвходовой схемы ИЛИ.. На один из трех входов каждой из 4-х
схем И поступают данные. Два других входа используются для организации выборки
нужного канала.
Заданный канал будет выбран после того, как на оба селектирующих входа
80
поступят сигналы с высоким уровнем потенциала. Сигналы, поступающие на
информационный вход этого элемента, будут передаваться на выход этого же элемента.
Если на d-вход поступает напряжение высокого уровня, то в процессе выборки, на
трех входах будет напряжение высокого уровня и на выходе также появится сигнал
высокого. Если на d-вход поступает напряжение низкого уровня, то на выходе он также
будет воспроизведенв виде напряжения низкого уровня.
Таблица 37 - Таблица истинности одного канала из 4-х схем И микросхемы К155КП7
Как следует из таблицы истинности, уже одного сигнала низкого уровня на входах
достаточно, чтобы на выходе также появился L-сигнал. Как видно из этой таблицы, с
помощью двух селектирующих (адресных) входов S1, S0 можно выбрать один из четырех
входов данных.
Для выборки требуемого d-входа, при поступлении на адресные входы каждой из
четырех возможных комбинаций двоичных чисел (00, 01, 10, 11), необходимы
дополнительные инверторы.
Схема ИЛИ будет повторять выходной сигнал выбранной схемы И. Если этот
сигнал имеет высокий уровень, то на выходе схемы ИЛИ появится также сигнал
высокого уровня.
Демультиплексор выполняет обратную функцию (по отношению к
мультиплексору), т.е. соединяет вход с одним из выходов в зависимости от выбранного
адреса.
Рисунок 82 - Эквивалентная схема мультиплексора
Рисунок 83 - УГО микросхемы К155КП7
Обозначение (DX) показывает, что выходы имеют ИЛИ- зависимость от
селекторных (адресных) входов 1, 2 и 3.
Вход данных 6 имеет И зависимость от входов 4 и 5. Входы 4 и 5 – адресные
(селектирующие).
Демультиплексор часто применяется для последовательной передачи информации
через одни и те же выводы микросхемы к различным ее узлам, что позволяет уменьшить
используемое число выводов.
81
Раздел 5. Цифровые запоминающие устройства
Тема 5.1. Классификация и параметры запоминающихустройств
Цифровые запоминающие устройства, предназначенные для записи, хранения и
считывания цифровой информации. Классификация их возможна по технологии
изготовления по, их назначению, адресации, способу хранения информации и др.
По назначению запоминающие устройства подразделяют на оперативные
запоминающие устройства (ОЗУ) и постоянные запоминающие устройства (ПЗУ). ОЗУ
обеспечивают режим записи, хранения и считывания информации из произвольного
места ее нахождения. ПЗУ допускает только считывание информации.
По способу адресации все ЗУ делятся на адресные и безадресные или
ассоциативные. В адресных ЗУ обращение к элементам памяти производится в
соответствии с их адресом. В безадресных ЗУ считывание информации осуществляется
по ее содержанию и не зависит от физического расположения ее элементов в памяти.
Основным параметры - ЗУ информационная емкость, время хранения информации,
быстродействие и др. Основой любого ЗУ является матрица памяти (накопитель),
которая состоит из n строк.
Тема 5.2. Оперативные запоминающие устройства
Оперативные запоминающие устройства (ОЗУ) (RAM – Random Access Memory),
sdf.n статическими и динамическими. В статических ОЗУ элементарной запоминающей
ячейкой является триггер на транзисторах, что определяет большой потребляемый ею
ток, т. к. триггер всегда потребляет большой ток (вне зависимости, в нуле он или в
единице). В динамических ОЗУ элементарной запоминающей ячейкой является полевой
транзистор с конденсатором небольшой емкости, включенным в цепь его затвора. Такая
память потребляет малый ток (в момент записи, чтения и регенерации). Это позволяет
создавать модули памяти очень большой емкости. Но она требует перезаписывать ее
содержимое каждые 2 миллисекунды и чаще.
Тема 5.3. Постоянные запоминающие устройства
Постоянные запоминающие устройства (ПЗУ) обычно разбивают на следующие
группы:
а) программируемые при изготовлении (ПЗУ или ROM (Read Only Memory);
б) с однократным программированием, позволяющим пользователю однократно
изменить состояние матрицы памяти электрическим путем по заданной программе
(обозначаются как ППЗУ или PROM);
в) перепрограммируемые (репрограммируемые), с возможностью многократного
электрического перепрограммирования, с электрическим или ультрафиолетовым
стиранием информации (обозначают как EPROM
Использование элемента памяти статического типа на микросхемеК531РУ8
Микросхема К531ру8 - микросхема статического запоминающего устройства
небольшой ёмкости серии К531 на основе ТТЛШ - элементов. Тип микросхемы К531
РУ8П.
82
Корпус микросхемы К531ру8 (рисунок 84)
Рисунок 84 - Корпус микросхемы К531ру8
Основные технические параметры микросхемы КР531РУ8:
- Цифровая микросхема серии ТТЛ изготовлена по биполярной технологии с
диодами Шоттки и p-n переходом.
- Микросхема КР531РУ8 представляет собой ОЗУ емкостью 64 бита(16x4).
- Содержит 916 интегральных элементов.
- Корпус типа 201.16-16, масса не более 1,4 г.
Таблица 38 - Электрические параметры микросхемы К531ру8
Информационная ёмкость
Организация 16 слов *
Время выборки адреса
Напряжение питания
Потребляемая мощность
Диапазон температур Выход
Совместимость по входу и выходу
Тип корпуса
64 бит
4 разряда
Не более 35 нс (при 25° С)
5 В ± 5%
Не более 580 мВт
10...+ 70°С
Три состояния
С ТТЛ-схемами
Пластмассовый, 201.16 – 16
УГО микросхемы К531РУ8П ()
Рисунок 85 - УГО микросхемы К531РУ8П.
Таблица 39 - Назначение выводов микросхемы К531РУ8П.
83
Выводы
1, 15, 14, 13
4, 6, 10, 12
5, 7, 9, 11
2
3
16
8
Назначение
Адресные входы
Входы данных
Выходы данных
Выбор микросхемы
Сигнал запись - считывание
Напряжение питания
Общий
Обозначение
A0
A3
DI0
DI3
DO0 DO3
CS
WR/RD
Uсс
0В
Таблица 40 - Таблица истинности микросхемы К531РУ8П
Таблица 41Технические характеристики микросхем серии К1533
Стандартные входные и выходныеуровни сигналов
Напряжение питания
Задержка на вентиль
Мощность потребления на вентиль
Тактовая частота
Выходной ток нагрузки низкого уровня
Выходной ток нагрузки высокого уровня
Гарантированные статические и динамические
характеристики
ТТЛ
5,0 В ± 10%
4 нс
1 мВт
до70 МГц
до 24 мА
до -15 мА
при ёмкости нагрузки 50 пФв диапазоне
температур от.-10°С до +70°С и напряжении
питания5 В ± 10%
до 200 В
Широкий набор
Устойчивость к статическому электричеству
Типономиналы микросхем.
Микросхема 74189
Микросхема 74189 содержит быстродействующее оперативное запоминающее
устройство (ОЗУ) с объемом памяти 64 бита (64 машинных слова по 4 бита каждое: 16x4)
и выходами с тремя состояниями.
ОЗУ 64 бита.
Работа схемы. Необходимая ячейка памяти, в которую записывается или из
которой считывается информация, выбирается через адресные входы А0 — А3.
Для уменьшения нагрузки на адресную шину их делают буферизованными.
Данные для записи подаются на информационные входы D0 — D3 микросхемы
74189, на вход CS (выбор кристалла) и R/W (чтение/запись) подается напряжение
низкого уровня.
При этом выходы переходят в третье (высокоомное) состояние.
Для считывания информации с микросхемы 74189 на вход R/W подается
напряжение высокого уровня (на вход CS - напряжение низкого уровня).
84
Тогда информация, хранящаяся в адресуемой ячейке памяти, поступает в обратном
коде на выходы Q0 - Q3.
Если на вход CS микросхемы 74189 подается напряжение высокого уровня, то ОЗУ
запирается и выходы переходят в третье (высокоомное) состояние независимо от
логического уровня на входе R/W.
Применение
Буферное запоминающее устройство для 4-разрядных чисел.
Производится следующая номенклатура микросхем: 74F189,
74LS189, 74S189.
Таблица 42 - Технические данные
Тип микросхемы
4F189
74LS189
4S189
Время выборки с ПЗУ, нс 8
50
7
Ток потребления, мА
43
40
110
85
Таблица 43 - Состояния микросхемы 74189
Таблица 44 - Состояния микросхемы 7418
Для исследования режимов записи и чтения информации в статическое ОЗУ
(рисунок 81) надо записать в заданные ячейки памяти ОЗУ заданную информацию, а
затем считать эту информацию из ОЗУ.
Таблица 45 - Таблица истинности микросхемы К531РУ8П.
86
Раздел 6. Аналого-цифровые (АЦП) и цифро-аналоговыепреобразователи
(ЦАП) информации
Тема 6.1. Цифро-аналоговые преобразователи (ЦАП) кодав напряжение
Аналого-цифровые преобразователи (АЦП) (ADC, Analog Digital Converter,
англ) – приборы для преобразования непрерывно изменяющейся(аналоговой) величины в
числовой код. Входной величиной может быть что угодно - напряжение, ток,
сопротивление, расход жидкости, угол поворота вала, последовательность импульсов и
т. п.
Для перевода аналоговой величины (например, электрического напряжения) в
числовой код производятся последовательно два преобразования: сначала с
дискретизация во времени (т. е. последовательная выборка во времени, через заданные
интервалы времени, отдельных значений аналоговой величины), а затем процесс
квантования по уровню каждого выбранного отсчета измеряемой величины). В процессе
квантования, если значение величины находится между двумя уровнями – более низким
и более высоким, то производится округление – приравнивание значения сигнала для
данного момента времени значению более близкого уровня.
Естественно, что чем больше выбрано количество отсчетов во времени за
определенный промежуток времени и чем уровней квантования, то тем большей будет
точность преобразования аналогового входного сигнала в выходной числовой. Другими
словами - чем выше частота дискретизации и число уровней квантования, тем меньшей
будет погрешность такого преобразования.
- Найквиста известно, что, если число отсчетов
входного сигнала будет произведено с частотой не меньшей, чем удвоенная частота
наивысшей гармоники входного сигнала, то при обратном преобразовании выходного
сигнала, исходный сигнал можно будет полностью восстановить.
АЦП могут быть следующих основных типов: прямого преобразования.
последовательного приближения, интегрирующие, параллельного преобразованием и
других типов.
В АЦП прямого преобразования происходит сравнение уровня входного сигнала в
данный момент времени с набором его разных возможных уровней. При их совпадении,
значение этого уровня преобразуется в числовой код для его дальнейшего
использования. Достоинство – быстродействие. Недостаток – громоздкость при
физической реализации метода (при большой разрядности устройства).
Рассмотрим более подробно АЦП параллельного преобразования.
87
Рисунок 86 - Схема АЦП параллельного преобразования
Опорное напряжение подается на входы «-» компараторов К1 – К4. При подаче на
информационный вход «+» входного сигнала, те компараторы, напряжение включения
которых меньше текущего уровня сигнала, включаются, а остальные – нет. Таким
образом, на выходах компараторов создается четырехразрядный код, состоящий из
нулей и единиц, который преобразуется формирователем кода в двоичное число на его
выходе, которое может использоваться для дальнейшей обработки в цифровых системах.
В АЦП последовательного приближения (или АЦП последовательного счета)
используется принцип «взвешивания». Здесь измеряется уровень входного сигнала в
данный момент времени, а потом он сравнивается с числами, которые генерируются с
использованием методики последовательного приближения. В конечном итоге
получается приближенное значение квантованного уровня сигнала.
Интегрирующие АЦП применяются в условиях, когда сигнал подвергается
сильному воздействию импульсных помех малой длительности. В таких АЦП входной
сигнал интегрируется (непрерывно или на определенном интервале времени). Это
позволяет ослабить влияние импульсной помехи во время преобразования. Но
быстродействие интегрирующих АЦП невысокое.
Тема 6.2. Аналого-цифровые преобразователи (АЦП) информации
Цифро-Аналоговые преобразователи (ЦАП)– приборы для преобразования
сигнала, представленного в цифровом виде в аналоговый сигнал.
ЦАП делятся на последовательные и параллельные. Последовательные ЦАП могут
быть: с широтно-импульсной модуляцией, на переключаемых конденсаторах и др.
Параллельные ЦАП : с суммированием весовых токов, ЦАП на источниках тока, на
переключаемых конденсаторах, с суммированием напряжений,
В качестве примера, рассмотрим более подробно ЦАП с суммированием весовых
токов
88
Рисунок. 87. ЦАП с суммированием весовых токов
Это параллельный ЦАП. Его принцип работы основан на суммировании токов.
Сила каждого из этих токов пропорциональна весу цифрового двоичного разряда.
Суммируются здесь только токи тех разрядов, значения которых равны единице.
Номиналы резисторов выбирают так, чтобы при замкнутых ключах, через каждый из
протекал ток, соответствующий весу данного разряда. Ключ должен замыкается тогда,
когда данный бит входного слова равен единице. Величинавыходного тока:
где: k – номер разряда,
d k - весовой ток разряда
89
Раздел 7. Микропроцессоры и микропроцессорные устройства
Тема 7.1. Общие сведения о микропроцессорах и микропроцессорныхсистемах
Микропроцессор - полупроводниковая микросхема или комплект- набор
микросхем, на которых реализуется центральный процессор.
Первый микропроцессор Интел 4004 на четырех микросхемах появился в 1971 г.
Он был построен фирмой Intel для калькулятора и имел ПЗУ (ROМ) для хранения
сложные последовательности команд. У него была оперативная память с произвольной
выборкой (RАМ). В настоящее время существует несколько специализированных фирм
по производству микропроцессоров.
Микроконтроллер – однокристальная микро-ЭВМ.
Микропроцессорная система (МПС) - вычислительная либо управляющая система,
построенная на микропроцессорных наборах.
Микропроцессорный набор – набор микросхем, из которых можно построить
микропроцессор или микропроцессорную систему.
Назначение средств вычислительной техники - ввод, хранение, обработка, передача
и вывод информации. Информацию также можно создавать, передавать, искать,
принимать, копировать, обрабатывать и и разрушать.
Вычислительная
система
взаимосвязанная
совокупность
средств
вычислительной техники, как программных, так и аппаратных, включающая в свой
состав не менее двух процессоров либо вычислительных машин, причем хотя бы один из
этих процессоров выполняет роль основного, центрального.
Компьютерные системы в общем случае состоят из двух основных систем –
центральной части (микропроцессор, оперативная память, устройства управления и т.п.)
и периферийных устройств (устройства ввода-вывода, внешних запоминающих
устройств и т.п.)
Арифметико-логическое устройство (АЛУ) является частью центрального
процессора, обрабатывающее входные операнды и выдающее одну выходную
переменную. Эти функции обычно состоят из простых арифметических операций и
простых логических операций - И, ИЛИ, НЕ, И-НЕ, ИЛИ-НЕ, а также операций сдвига арифметического, логического или циклического.
Оперативное запоминающее устройство (ОЗУ) или, как его иначе называют,
внутренняя или основная память, в отличие от внешней или дополнительной памяти,
непосредственно связано с процессором. В нём хранятся команды и данные. В него же
записываются результаты вычислений перед пересылкой их во внешние запоминающие
устройства или на устройства вывода.
В быстродействующих МПС в качестве буфера между АЛУ и ОЗУ используется
сверхоперативное ЗУ (СОЗУ), которое называют также кэш- памятью.
Наиболее сложным устройством является устройство управления УУ,
вырабатывающее из потока поступающей информации последовательность
управляющих сигналов, координирующих совместную работу всех узлов и
обеспечивающих управление
перемещением информации между памятью, АЛУ и другими частями компьютера.
Основной функцией УУ является управление выполнением команд и операций. УУ
обеспечивает задаваемый программой порядок следования команд. Выборка команд из
ОЗУ осуществляется в порядке их очередности или путем принудительного изменения
их последовательности при помощи специальных команд условных переходов.
90
содержащемуся в предыдущей команде) способом. Команды выполняются по частям,
называемым микрокомандами. А микрокоманды состоят из элементарных операций.
ЭВМ - самые сложные системы и сравнение их не может быть проведено просто и
однозначно. Поэтому, рассмотрим совокупность их различных показателей. Главными из
них являются технические характеристики, их стоимость и стоимость эксплуатации и
вес. Основные технические характеристики – это производительность, емкость ОЗУ,
пропускная способность подсистемы ввода-вывода, надежность функционирования.
Производительность - это показатель эффективности ЭВМ или ВС, использующий
некоторые характеристики скорости работы системы. Измеряется обычно в числе
наиболее повторяющихся либо средних по длительности операций в секунду (опер/с).
Значения производительности изменяются от сотен операций в секунду (у малых и
простых ЭВМ) до 1012 операций в секунду и выше у супер-ЭВМ. Производительность
зависит не только от самой ЭВМ, но и от особенностей обрабатываемой информации,
таких, как разрядность слов, форма представления чисел - с плавающей или
фиксированной точкой, частоты повторения различных операций в общем потоке
выполняемых программ и др. Поэтому оценка производительности осуществляется для
тестовых наборов задач и предварительно выявляется процентное содержание команд
различного типа в заданных условиях эксплуатации.
Емкость ОЗУ определяет возможности ЭВМ по выполнению сложных программ с
обработкой больших объемов информации. Измеряется в битах, байтах, словах,
килобайтах (Кб), мега -, гига- и тера- байтах (Мб, Гб и Тб).
Пропускная способность подсистемы ввода-вывода позволяет определить
возможности ЭВМ при обмене информацией с различными внешними устройствами или
другими ЭВМ. Измеряется максимальным количеством единиц информации,
передаваемых через подсистему ввода-вывода за единицу времени. Единицы измерения
- бит/с, равный 1 Бод; байт/с; Кб/с; Мб/с№; Гб/с.
Надежность функционирования ЭВМ выражается показателями, имеющими
вероятностный характер и основывается на значениях характеристик интенсивностей
отказов составляющих элементов.
Основные показатели надежности функционирования:
- вероятность безотказной работы в течение заданного интервала времени.
- время наработки до первого отказа.
- среднее время восстановления работоспособности.
ЭВМ
подразделяются
на
универсальные,
общего
назначения,
и
специализированные предназначенные для решения узкого круга задач с меньшими
затратами оборудования, например, бортовые.
Применение многоразрядного комбинационного сумматора на основе микросхемы
К155ИМ3.
Корпус ИМС К155ИМ3: DIP16. Корпус К155ИМ3 типа 238.16-2, масса не более 2
г. КМ155ИМ3 типа 201.16-6, масса не более 2,5 г.
91
Рисунок 88 - Корпус микросхемы
Микросхемы представляют собой четырехразрядный (двоичный) полный
сумматор. Содержат 781 интегральный элемент.
Сумматор содержит четыре одноразрядных сумматора, объединённых связями
переноса.
Условное графическое обозначение микросхемы К155ИМ3 (рисунок 89)
Рисунок 89 - УГО микросхемы К155ИМ3
Назначение выводов:
1 - вход слагаемого А4;
2 - выход суммы S3;
3 - вход слагаемого А3;
4 - вход слагаемого В3;
5 - напряжение питания;
6 - выход суммы S2;
7 - вход слагаемого В2;
8 - вход слагаемого А3;
9 - выход суммы S1;
10 - вход слагаемого А1;
11 - вход слагаемого В1;
12 - общий;
13 - вход переноса P0;
14 - выход переноса четвертого разряда P4;
15 - выход суммы S4;16 - вход слагаемого В4;
92
Таблица 46 - Электрические параметры
1
2
3
4
5
6
7
8
9
10
Номинальное напряжение питания
Выходное напряжение низкого уровня
Выходное напряжение высокого уровня
Помехоустойчивость
Напряжение на антизвонном диоде
Входной пробивной ток
Ток короткого замыкания
Ток потребления
Потребляемая статическая мощность
Время задержки распространения
при включении от вывода 13 до 15
11
Время задержки распространения при выключении от
вывода 13 до 15
12
Время задержки распространения по цепи суммы
13
Время задержки распространенияпо цепи переноса
5В ± 5 %
не более 0,4 В
не менее 2,4 В
не менее 0,4 В
не менее -1,5 В
не более 1 мА
-18...-55 мА
не более 128 мА
не более 670 мВт
не более 55 нс
не более 55 нс
не более 37,5 нс
не более 40 нс
Назначение входов и выходов:
сА1-А4 - входы первого числа;
В1-В4 - входы второго числа;
S1-S4
- выходы суммы;
С0 - вход переноса;
Р - выход переноса из четвёртого разряда.
Особенности применения сумматоров
Сумматоры предназначены для выполнения арифметических и логических
операций над двоичными числами. Полусумматоры имеют 2 входа, а полные сумматоры
– 3 входа.
Полусумматоры могут только складывать двоичные одноразрядные числа,
подаваемые на их два входа.Переносить единицу в следующий разряд они не могут.
Полные сумматоры оборудованы тремя входами. Поэтому они могут осуществлять
перенос единицы в последующий или предыдущий разряд числа в процессе его
обработки.
Сумматоры бывают одноразрядными и многоразрядными, последовательными и
параллельными. Полные сумматоры можнообъединять в многоразрядные конструкции.
Для построения многоразрядного сумматора (достаточно передать сигнал
переноса от предыдущей микросхемы в последующие, при этом на вход переноса первой
микросхемы надо подать уровень 0 (часть ―в‖ следующего рисунка).
Сумматор может выполнять функцию вычитания. Для этого к уменьшаемому
прибавляют дополнительный код вычитаемого и к результату прибавляют 1.
Схема вычитателя изображена на следующем рисунке (часть ―б‖
приведенного ниже рисунка).
93
Рисунок. 90 - Функциональная схема одноразрядного двоичного сумматора
Логические функции, реализуемые полусумматором:
S=A+B,P=AB ,
где:S - сумма;
A, B - входы слагаемых;
P - выход разряда переноса.
Логические функции, реализуемые полным сумматором:
S=A+B+C, P=AB+AC+BC,
где: С - вход переноса для подключения сигнала переноса с сумматорапредыдущего
разряда.
Количество разрядов сумматора может быть расширено до восьми и больше.
Тема 7.2. Микропроцессорные устройства
В составе компьютерных систем центральное место занимают процессоры –
устройства для обработки информации.
Центральный процессор (арифметико-логическое устройство с блоком
управления) — это устройство, содержащее в своем составе все компоненты, включая
внешнюю кэш-память и контроллер системной шины.
94
Процессор имеет набор регистров, часть которых доступна для хранения
операндов, выполнения действий над ними и формирования адреса команд и операндов.
Другая часть регистров используется процессором для служебных (системных) целей.
Задача ЦП заключается в том, чтобы последовательно вызывать из памяти
команды по некоторому адресу, декодировать их, вызывать данные (операнды) по
некоторому адресу, выполнять действия, предписанные командой, и записывать
результат по некоторому адресу.
В процессе развития вычислительной техники, центральные части процессора
были объединены в составе одной сверхбольшой микросхемы
– микропроцессора. В результате этого повысились надежность и быстродействие
процессора. Одновременно уменьшился его вес, габариты и потребление электроэнергии.
Программная модель микропроцессора x86 выглядит следующим образом
(рисунок 91).
Рисунок 91 - Программная модель микропроцессора x86
Основные режимы работы микропроцессора:
Реальный режим: адресация памяти в пределах 1 Мб через 16- битные регистры
(РОН и сегментные регистры).
Сегменты по 64К, перекрывающиеся, незащищенные,сворачивающиеся через 0.
Ввод-вывод 64 К.
Защищенный режим виртуальных адресов: сложная система адресации памяти с
защитой.
Сегменты (до 64 К или 4Г для 16/32 разрядных процессоров), управляемые
(положение, размер, права доступа) дескрипторами черезселекторы.
Сегментная организация памяти: сначала — прием для увеличения адресуемого
пространства и обеспечения перемещаемости кода и данных; а также - для защиты и
организации виртуальной памяти.
Сегмент - логическая организационная единица.
Плоская модель памяти - все сегментные регистры используютодин и тот же
селектор (сегмент), размер до 4 Гб.
Формирование адреса в защищенном режиме: эффективный,линейный и
физический адреса.
(англ. Micro Controller Unit, MCU) или однокристальный
95
компьютер — микросхема, предназначенная для управления электронными
устройствами. Типичный микроконтроллер выполнен на одном кристалле и сочетает в
себе функции процессора и периферийных устройств, содержит ОЗУ и (или) ПЗУ. Т. е., это однокристальный компьютер, способный выполнять простые задачи.
С появлением однокристальных микро - ЭВМ связывают начало эры массового
применения компьютерной автоматизации в области управления. Это обстоятельство и
определило термин «контроллер» (англ. Controller - регулятор, управляющее
устройство).
В связи со спадом отечественного производства и возросшим импортом техники, в
том числе вычислительной, термин
«микроконтроллер» (МК) вытеснил из употребления ранее использовавшийся
термин «однокристальная микро-ЭВМ».
Первый патент на однокристальную микро-ЭВМ был выдан в 1971 году
инженерам М. Кочрену и Г. Буну, сотрудникам американской фирмы Texas Instruments.
Именно они предложили на одном кристалле разместить не только процессор, но и
память с устройствами ввода-вывода.
В 1976 году американская фирма Intel выпускает микроконтроллер i8048. В 1978
году фирма Motorola выпустила свой первый микроконтроллер MC6801, совместимый по
системе команд с выпущенным ранее микропроцессором MC6800. Через 4 года, в 1980
году, Intel выпускает следующий микроконтроллер: i8051. Удачный набор
периферийных устройств, возможность гибкого выбора внешней или внутренней
программной памяти и приемлемая цена обеспечили этому микроконтроллеру успех на
рынке. С точки зрения технологии микроконтроллер i8051 являлся для своего времени
очень сложным изделием - в кристалле было использовано 128 тыс. транзисторов, что в 4
раза превышало количество транзисторов в 16-разрядном микропроцессоре i8086.
Мировой рейтинг по объёму продаж выглядит так - первое место с большим
отрывом занимает Renesas Electronics, на втором Freescale, на третьем Samsung, затем
идут Microchip и TI, далее все остальные.
В СССР велись разработки оригинальных микроконтроллеров, также осваивался
выпуск клонов наиболее удачных зарубежных образцов.
В отличие от обычных компьютерных микропроцессоров, в микроконтроллерах
часто используется гарвардская архитектура памяти, то есть раздельное хранение
данных и команд в ОЗУ и ПЗУ соответственно.
Кроме ОЗУ, микроконтроллер может иметь встроенную энергонезависимую
память для хранения программы и данных. Во многих контроллерах вообще нет шин для
подключения внешней памяти.
Наиболее дешёвые типы памяти допускают лишь однократную запись. Такие
устройства подходят для массового производства в тех случаях, когда программа
контроллера не будет обновляться. Другие модификации контроллеров обладают
возможностью многократной перезаписи энергонезависимой памяти. Во многих моделях
микроконтроллеров используется статическая память для ОЗУ и внутренних регистров.
Это даёт контроллеру возможность работать на меньших частотах и даже не терять
данные при полной остановке тактового генератора.
МК используются в управлении различными устройствами и их отдельными
блоками:
- в вычислительной технике: материнские платы, контроллеры дисководов
жестких и гибких дисков, накопителях на оптических дисках, калькуляторах;
- в электронике и разнообразных устройствах бытовой техники, в которой
96
используется электронные системы управления — стиральных машинах, микроволновых
печах, посудомоечных машинах, телефонах и современных приборах; системах
управления станками и т.п.
Программирование микроконтроллеров обычно осуществляется на языке
ассемблера или Си, хотя существуют компиляторы для других языков, например, Форта.
Часто они напрямую программируются сиспользованием 16-разрядных кодов команд.
Для отладки программ микроконтроллеров используются программные
симуляторы (специальные программы для персональных компьютеров, имитирующие
работу микроконтроллера), внутрисхемные эмуляторы (электронные устройства,
имитирующие микроконтроллер, которые можно подключить вместо него к
разрабатываемому встроенному устройству) и интерфейс JTAG.
97
ЗАКЛЮЧЕНИЕ
Изучение дисциплины «ЦИФРОВАЯ СХЕМОТЕХНИКА» дает возможность
получить более полное представление об окружающем мире, и побороть чувство своей
беспомощности в нашем цифровом информационном пространстве, живущим своей
жизнью почти независимо от нас. Как сказал классик философии, изучив законы
окружающего мира и учитывая их, мы можем стать свободными от них.
Если пару десятилетий назад упор делался на увеличение технической
вооруженности народного хозяйства всех стран, то в настоящее время стало очевидным,
что большее значение стало иметь более рациональное использование структур и
топологий различных систем, в результате чего растет степень связности мировой
техногенной инфраструктуры.
В результате цифровизации всей техносферы, в настоящее время происходит
повсеместная интеграция устройств и методов вычислительной техники воедино. Эти
процессы привели к появлению новых разделов математики, таких, как: теория
распознавания образов, теория массового обслуживания, математическая лингвистика,
численные методы,
имитационное
моделирование,
функциональное
программирование и т.д. Одновременно возникли новые технологии и элементы
микроэлектроники – регулярные структуры, элементы функциональной электроники,
такие методы передачи информации, как методы расширенного спектра, облачные
методы вычислений, хранения и обработки информации, векторная и тензорная
обработка данных вместо одиночных чисел и др.
Разрабатываются средства взаимодействия человека и цифровых систем. Это как
разнообразные языки взаимодействия различных технических систем, как между собой,
так и между ними и человеком. Сюда относятся ретрансляторы между разными
машинными языками программирования, голосовые интерфейсы, интерфейсы с
использованием биотоков и т.п. Создается большое количество языков и метаязыков
программирования.
Значение дисциплины на современном этапе развития общества и в системе
подготовки специалистов по автоматике и телемеханике на железнодорожном
транспорте постоянно растет, т.к. научный и технический прогресс постоянно ведет к
замене существующих слабонаучно емких технологий на более совершенные.
И самый главный здесь довод - это то, что этот процесс не остановить.
98