ОТЗ для цифровой ИС

Метод снижения температурной
зависимости временных
задержек цифровых
интегральных схем
В.Ш. Меликян1, Э.Г. Бабаян1, А.Г. Арутюнян2, Н.В.
Меликян1, Г.Е. Заргарян1
1ЗАО
“СИНОПСИС АРМЕНИЯ”
2Государственный инженерный университет Армении
Содержание
•
•
•
•
•
•
•
•
•
•
Введение
Масштабирование напряжения
Обратная температурная зависимость (ОТЗ)
Подтверждение наличия ОТЗ
Метод оптимизации напряжения питания ИС
Оптимизация напряжения питания ИС
Метод оптимизации напряжения питания ИС
ОТЗ для цифровой ИС
Заключение
Литература
ЗАО “СИНОПСИС АРМЕНИЯ”
2
Введение
•
•
Проблемы в ИС
• повышение локальных температур
• увеличение задержек межсоединений
Факторы
• дифференцированное масштабирование
различных параметров и характеристик ИС
• масштабирование напряжения питания (Uп) и
порогового напряжения (Uпор) интегрального
МОП транзистора
ЗАО “СИНОПСИС АРМЕНИЯ”
3
Температурная зависимость
задержек
•
Задержка распространения интегральной КМОП
цифровой ячейки (Tз.р.)
CнU п
CнU п
Tз . р . ~

Iс
 ( T )( U п  U пор ( T ))
Cн – емкость нагрузки;
Iс – ток стока транзистора во включенном режиме;
Uп – напряжение питания;
Uпор – пороговое напряжение;
µ – подвижность носителей заряда;
α – коэффициент насыщения
ЗАО “СИНОПСИС АРМЕНИЯ”
4
Масштабирование напряжения
•
Напряжение (В)
•
Масштабирование Uп ограничено требованиями
надежности
Уменьшение Uпор интегрального МОП
транзистора ограничено токами утечки
Uпор
2
1
250
ЗАО “СИНОПСИС АРМЕНИЯ”
Uп
90
180
45
Технология (нм)
28
5
Обратная температурная
зависимость (ОТЗ)
•
Задержка распространения интегральной КМОП
цифровой ячейки (Tз.р.)
CнU п
CнU п
Tз . р . ~

Iс
 ( T )( U п  U пор ( T ))
При небольших значениях напряжения питания
разница Uп-Uпор становится более
чувствительной к изменениям Uпор
ЗАО “СИНОПСИС АРМЕНИЯ”
6
Подтверждение наличия ОТЗ
90 нм
28 нм
Uнтк, n-МОП
0,10
0,08
0,06
0,04
Uнтк, p-МОП
Uнтк, p-МОП
0,08
Iс (mА)
Iс (mА)
Uнтк, n-МОП
0,02
0,00
0,0 0,2 0,4 0,6 0,8 1,0 1,2
Напряжение питания (В)
Uном
0,06
0,04
0,02
0,00
0,0
0,2
0,4
0,6
0,8
1
1,2
Uном
Напряжение питания (В)
n-МОП при 25oC
n-МОП при 125oC
p-МОП при 25oC
p-МОП при 125oC
ЗАО “СИНОПСИС АРМЕНИЯ”
7
ОТЗ стандартных цифровых
ячеек
90 нм
SAED EDK 90
Схема
Функция
INVX1
BUFFX8
NBUFFX8
NAND2X2
Инвертор
Повторитель
Повторитель
И-НЕ
…
…
INVX1
BUFFX8
NBUFFX8
NAND2X2
…
…
…
Изменение
(%)
+27,1
+5,1
+6,5
+28,5
…
28 нм
SAED EDK 28
Схема
Задержка (пс)
25°C
125°C
100
137,2
189
199,1
246
263,1
126
176,2
Функция
Инвертор
Повторитель
Повторитель
И-НЕ
…
Задержка (пс)
25°C
125°C
32,2
46,5
30,6
53,8
…
30,4
42,8
30,3
52,9
…
Изменение
(%)
−5,6
−8,0
−1,0
−1,7
…
ЗАО “СИНОПСИС АРМЕНИЯ”
8
Метод оптимизации
напряжения питания ИС
•
•
Нахождение напряжения Uнтк
• Интегральный МОП транзистор,
функционирующий при таком напряжении имеет
постоянный, температурнонезависимый ток
стока
Выбор единого Uп ИС
• Естественно, невозможно обеспечить разные Uп
для разных цифровых стандартных ячеек,
входящих в состав ИС
ЗАО “СИНОПСИС АРМЕНИЯ”
9
Оптимизация напряжения
питания
90 нм
INVX1
BUFFX8
NBUFFX8
NAND2X2
Оптим.
напр. (В)
0,81
0,78
0,81
0,81
…
…
Схема
Задержка (пс)
25°C
125°C
32,9
36,1
273,2
314,2
97,4
105,9
70,6
76,7
…
…
Изменение
(%)
+8,86
+13,05
+8,03
+7,95
…
28 нм
Схема
INVX1
BUFFX8
NBUFFX8
NAND2X2
…
Оптим.
напр. (В)
1,21
1,24
1,28
1,23
…
Задержка (пс)
25°C
125°C
22,8
21
33,8
29,1
21,0
19,2
37,4
32,3
…
…
Изменение
(%)
−7,89
−13,91
−8,57
−13,64
…
ЗАО “СИНОПСИС АРМЕНИЯ”
10
ОТЗ для цифровой ИС (1)
Задержки критических путей процессора (около
40000 стандартных цифровых ячеек)
Задержка
распростронения (нс)
•
1
-40oC
25oC
75oC
125oC
0,9
0,8
0,7
0,6
0,5
0,4
0,2
0,3
0,75 0,8 0,85 0,9 0,95
1
1,05 1,1 1,15
Напряжение питания (В)
Uнтк
ЗАО “СИНОПСИС АРМЕНИЯ”
11
ОТЗ для цифровой ИС (2)
1
1,0В
1,05В
1,1В
Задержка (нс)
0,9
1,15В
1,2В
1,25В
0,8
0,7
0,6
0,5
0,4
0,3
0,2
-40
-20
0
20
40
60
80
100
120
Температура (oC)
ЗАО “СИНОПСИС АРМЕНИЯ”
12
Увеличение потребляемой
мощности
•
Отклонения величин задержек и потребляемой
мощности при изменениях температуры
Схема
Номинальное напряжение
Оптимальное напряжение
питания (В)
питания (В)
Изменение Нормализованная Изменение Нормализованная
задержек (%)
потребляемая
задержек (%)
потребляемая
мощность
мощность
(нВт)
(нВт)
INVX1
BUFFX8
NBUFFX8
NAND2X2
AND2X2
NORX2
XNORX2
−7,9
−12,1
−8,6
−10,6
−9,3
−9,6
−5,2
1
1,0
1,2
1,1
1,0
1,3
1,4
−2,66
−4,25
−1,87
−4,1
−4,34
−1,39
−2,5
1.1
1,7
1.4
1,9
1,6
2,0
2,1
…
…
…
…
…
ЗАО “СИНОПСИС АРМЕНИЯ”
13
Заключение
•
•
•
•
Показано наличие обратной температурной
зависимости временных параметров ИС и их
компонентов от температуры.
Предложен метод снижения влияния
температурных изменений на быстродействие
ИС
Эффективность предложенного метода
обоснована полученными результатами
моделирования
Уменьшение температурной зависимости
достигается за счет увеличения потребляемой
мощности
ЗАО “СИНОПСИС АРМЕНИЯ”
14
Литература
1.
2.
3.
4.
5.
6.
7.
8.
9.
Itoh K., Horiguchi M. Low-voltage scaling limitations for nano-scale CMOS LSIs // SolidState Electronics. Elsevier, 2009. P. 402—410.
Zhang L., Dick R.P. Scheduled voltage scaling for increasing lifetime in the presence of
NBTI // Asia and South Pacific Design Automation Conference (ASP-DAC). 2009. P.
492—497.
Filanovsky I.M., Bai B., Moore B. A CMOS voltage reference using compensation of
mobility and threshold voltage temperature effects // 52nd IEEE International Midwest
Symposium on Circuits and Systems (MWSCAS'09). 2009. P. 29—32.
Drego N., Chandrakasan A., Boning D. Lack of spatial correlation in mosfet threshold
voltage variation and implications for voltage scaling // IEEE Transactions on
Semiconductor Manufacturing. 2009. P. 245—255.
Wu S.H., Tetelbaum A., Wang L.C. How Does Inverse Temperature Dependence Affect
Timing Sign-Off //Emerging Technologies and Circuits, Springer. 2010. P. 179—189.
Andricciola P., Tuinhout H.P. The temperature dependence of mismatch in deepsubmicrometer bulk MOSFETs // IEEE Electron Device Letters. 2009. P. 690—692.
Li X., Tong J., Mao J. Temperature-dependent device behavior in advanced CMOS
technologies // International Symposium on Signals Systems and Electronics (ISSSE).
2010. P. 1—4.
Synopsys' open educational design kit: capabilities, deployment and future / Goldman
R., Bartleson K., Wood T., Kranen K., Cao C., Melikyan V., Markosyan G. // IEEE
International Conference on Microelectronic Systems Education. 2009. P. 20—24.
HSPICE User Guide, Synopsys. 2011. 765p.
ЗАО “СИНОПСИС АРМЕНИЯ”
15