Введение в архитектуру персональных компьютеров

Введение в архитектуру
персональных
компьютеров
Лекция
доцента кафедры ИВТ ГрГУ
к.т.н
Ливак Е.Н.
Архитектура ПК
Архитектурой принято называть
совокупность всех программно доступных аппаратных
средств процессора.
Понятие архитектуры является комплексным и включает в себя
 структурную схему компьютера;
 средства и способы доступа к элементам структурной схемы;
 организацию и разрядность интерфейсов;
 набор регистров;
 организацию и способы адресации памяти;
 способы представления и форматы данных;
 набор машинных команд;
 форматы машинных команд;
 обработку прерываний.
2
• В основе любого устройства лежат
базовые принципы, на основе
которых в дальнейшем строится
система.
• Набор этих принципов часто
называется архитектурными
принципами.
• Рассмотрим архитектурные
принципы, положенные в основу
3
В настоящее время широкое
распространение получили
персональные компьютеры
производства
• компании Apple Computer и
• компании IBM (International
Business Machines).
•
4
широко известные компьютеры
Macintosh
Особенности
• все основные узлы компьютера
размещены на одной плате (поэтому
замена узлов невозможна),
• пользователю предоставляются
минимальные возможности по
вмешательству в работу системы.
Согласно принципу Apple
изготовлением узлов и сборку компьютера
должна осуществлять одна фирма,
а настройкой компьютера и заменой его
узлов должны заниматься только
профессионалы.
5
IBM-совместимые
компьютеры
• строятся на базе принципа открытой
архитектуры:
– компьютер составлен из отдельных узлов
(блоков),
– пользователю предоставляются широкие
возможности изменять состав компьютера,
заменяя одни узлы другими
• Производством узлов для IBMсовместимых компьютеров и сборкой
самих компьютеров занимаются фирмы
из разных стран.
Такой подход к построению компьютера
предоставляет
6
Компьютеры, не совместимые с IBM PC
Например,
• компьютер Power PC с процессором
производства корпорации Motorola
7
Общие архитектурные
свойства и принципы
Эти
свойства
современным
архитектуры.
и
принципы
присущи
всем
машинам
фон-неймановской
Принцип хранимой программы
Код программы и ее данные находятся в
едином адресном пространстве в ОП.
С
точки
зрения
процессора
нет
принципиальной
разницы
между
данными и командами.
Принцип микропрограммирования
В
состав
процессора
входит
блок
микропрограммного управления. Этот
блок для каждой машинной команды
имеет набор действий-сигналов, которые8
Общие архитектурные
свойства и принципы
Линейное пространство памяти
ОП организована как совокупность ячеек памяти
(байтов), которым последовательно присваиваются
номера (адреса) 0, 1, 2 …
Последовательное выполнение программ
Процессор выбирает из памяти команды
строго последовательно. Для изменения
прямолинейного
хода
выполнения
программы
или
осуществления
ветвления
необходимо
использовать
специальные
команды
условного
и
безусловного перехода.
Безразличие
данных
к
целевому
назначению
9
Структурная схема компьютера
Процессор
Устройство управления
ВИДЕО
АУДИО
АЛУ
Регистровая память
КЭШ-память (Level 1)
Жесткий диск
Гибкий диск
(CD…)
Модем
Оперативная
память
Принтер
10
Материнская плата
Основной элемент компьютера –
материнская (системная) плата
вместе с микропроцессором
Предназначена для
- обеспечения бесперебойной работы процессора;
- обеспечения эффективной работы компьютера.
11
Материнская плата
Основные компоненты материнской платы
• Постоянное запоминающее устройство – ПЗУ
• Оперативное запоминающее устройство – ОЗУ (ОП)
• Энергонезависимая память (CMOS-память)
• Тактовый генератор
• Таймер
• Блок обработки прерываний (контроллеры прерываний)
• Блок прямого доступа к памяти
12
Постоянное запоминающее
устройство – ПЗУ
• Память только для чтения
• Не предусмотрено изменение содержимого
пользователем.
• После отключения питания содержимое ПЗУ
сохраняется.
• Содержит следующие программы:
- базовую систему ввода-вывода – BIOS (Basic Input
Output System)
- первоначального тестирования работоспособности
компьютера – POST (Power On Self Test)
- изменения информации CMOS-памяти - Setup
13
Энергонезависимая память
(CMOS-память)
• Хранится информация
- об устройствах системы и их параметрах (дисковая
подсистема);
- необходимая при каждом запуске (например,
порядок загрузки компьютера)
14
Системные шины
Шина (bus) – общий канал связи,
соединяющий отдельные части
компьютера (пучок проводов)
Перенос информации происходит по
параллельным линиям (проводам).
Один бит – одна линия.
Их количество называют шириной шины.
• Шина адреса
• Шина данных
• Шина управления
15
Системные шины
Передаваемую информацию можно условно разделить
на 3 вида:
Данные – обрабатываемые числовые значения.
Адреса – сведения о местонахождении данных.
Управляющие сигналы – указывают направление потокам
данных и регламентируют обмен данными.
Набор линий, предназначенных для передачи одного вида
информации, называют шиной.
• Шина адреса
• Шина данных
• Шина управления
16
Шина управления
• Микропроцессор выставляет на
шине управления
команды управления узлами
системы и получает ответные
сигналы состояния узлов и
подтверждение выполнения
команды
17
Ширина шины адреса и шины данных–
важнейшие характеристики
микропроцессора
• i8086 – 20-разрядная шина адреса
– 16-разрядная шина данных
Ширина шины адреса устанавливает ограничение
на объем ОП
210 = 1 Kб
220 = 1 Мб
230 = 1 Гб
240 = 1 Тб
• Pentium – 64-разрядная шина адреса
– 64-разрядная шина данных
– 32-разрядная внутренняя архитектура !!!
18
Системные шины
• Три шины вместе (шина адреса, шина данных,
шина управления) составляют
процессорную (внутреннюю) шину
• Шина адреса и шина управления –
однонаправленные (передача в одном
направлении из микропроцессора)
• Шина данных – двунаправленная (данные
считываются и выдается результат)
19
Системные шины
• Микропроцессор напрямую работает только с несколькими
устройствами, а от остальных отделен специальными
микросхемами-буферами (для усиления проходящих сигналов).
• После буферов шины адреса, данных и управления
совместно с некоторыми дополнительными сигналами
образуют другой канал обмена информацией –
СИСТЕМНУЮ ШИНУ.
• Системная шина характеризуется частотой системной
шины (образуется из тактовой частоты)
20
Структура микропроцессора
Устройство
управления
Регистры
21
Структура микропроцессора
22
Тактовая частота
• Управление процессором осуществляется с помощью сигналов –
тактовых импульсов, которые выдаются через фиксированные
интервалы времени специальным устройством – тактовым
генератором.
• Промежуток между тактовыми импульсами – такт.
• Такт - минимальная временная единица в системе.
Длительность одного такта – важнейший параметр,
определяющий производительность процессора (Т)
• Для выполнения машинной команды процессор подразделяет ее на
последовательность шагов, каждый из которых может быть
выполнен за один такт.
23
Тактовая частота
Длительность одного такта – Т
Тактовая частота процессора
R=1/T
(количество тактов в секунду).
1 Герц (Гц) = 1 такт в секунду
Первые  4,77 МГц
Pentium --- 60 МГц
Pentium III --- 500 Мгц  500 миллионов тактов в секунду
Pentium 4 ---- 1,3 – 1,5 ГГц
тактовая частота ядра микропроцессора 3 ГГц  3 миллиарда
24
Тактовая частота
• Решает задачу синхронизации
функционирования всех компонентов
системы
(их действия должны быть «увязаны» между собой, время работы
должно измеряться в одинаковых интервалах)
• Тактовая частота используется для формирования
РАБОЧЕЙ (СИСТЕМНОЙ) частоты
(на рабочей частоте процессор взаимодействует с памятью).
• Из рабочей частоты образуется частота системных шин.
• «Внутри себя» (ядро) микропроцессор работает на более высокой
частоте (начиная с i486).
• Внутренняя частота процессора образуется путем умножения
системной частоты на некоторый коэффициент.
25
Элементная база процессора
Процессор состоит из очень большого набора элементов,
собранных определенным образом.
Каждый элемент – это электронно-техническое
изделие.
В основе конструкции процессоров лежат
элементарные логические микросхемы
Используется несколько базовых логических функций
(элементов) и бесчисленное число их комбинаций.
26
Элементная база процессора
2 основных класса элементов:
 логические (для вычислений)
 запоминающие (для хранения)
27
Логический элемент И
Таблица истинности
X X &
Высказывание истинно,
когда истинны одновременно
оба высказывания
1
0
2
0
0
0 1 0
1 0 0
1 1 1
28
Логический элемент ИЛИ
Высказывание истинно, когда истинно хотя бы одно
высказывание, входящее в него
Таблица истинности
XXV
0
1 0
2 0
011
101
111
29
Обозначения на электрических
принципиальных схемах
30
Запоминающие элементы
• Базовый запоминающий элемент в
электротехнике – ТРИГГЕР
• Триггер используется для хранения одного бита
информации
• Его задача – запомнить, что было на его входе –
1 или 0, и сообщить об этом, когда спросят.
31
Запоминающая ячейка (защелка) на
элементах "И-НЕ"
S
Запоминает, на каком из входов (R или S)
подавался последний сигнал 1
R
Q
Q1
0
0
0
1
1
0
1
0
0
1
1
1
32
Запоминающая ячейка
(защелка) на элементах "И-НЕ"
Входной сигнал S (Set) служит для установки ЗЯ в состояние "1"
(Q=1, Q=0).
Сигнал R (Reset) устанавливает ЗЯ в состояние "0" (Q=0, Q=1).
Пусть на входы ЗЯ поданы сигналы: S=0, R=1.
Тогда при любом исходном состоянии ЗЯ на выходе элемента 1
установится 1.
Так как на входы элемента 2 поступают значения Q и R, то на
его выходе будет сигнал 0. Таким образом, ЗЯ перейдет в
состояние "1".
Аналогично при S=1, R=0 запоминающая ячейка перейдет в
состояние Q=0, Q=1, то есть в "0".
Если S=1, R=1, то состояние ЗЯ будет определяться ее предыдущим
состоянием.
Если ЗЯ находилась в состоянии "1", то сигнал Q=0, поступая
на вход элемента 1, подтвердит состояние его выхода Q=1. На
входы элемента 2 поступят только 0. Поэтому его выход будет
находиться в состоянии Q=0, то есть не изменится.
Если ЗЯ находилась в состоянии "0", то сигнал Q=0, поступая
на вход элемента 2, подтвердит состояние его выхода Q=1. В
свою очередь, выход элемента 1 также останется без
изменения.
Таким образом, эта комбинация входных сигналов соответствует
режиму хранения.
Если на входы S и R поданы сигналы S = R = 0, то сигнал на
выходах элементов 1 и 2 будет Q = Q = 1. При переводе ЗЯ в
режим хранения ( S = R = 1), выходы элементов 1 и 2 могут
установиться в произвольное состояние. Поэтому комбинация
сигналов S = R = 0 на управляющих входах не используется.
33
Запоминающая ячейка
(защелка) на элементах "И-НЕ"
Работа триггерной схемы
определяется не таблицей
истинности,
как для логической схемы, а
таблицей переходов
S
0
0
1
1
R
0
1
0
1
Q(t+1) Функция
х
Запрещено
1
Установка в "1"
0
Установка в "0"
Q(t)Хранение
Таблица переходов показывает изменение состояния триггера при
изменении состояния входных сигналов в зависимости от его
текущего состояния.
34
Использование триггеров
• Триггеры служат основой для построения
регистров, счетчиков и других элементов,
обладающих функцией хранения
• Компьютер обрабатывает данные, состоящие из набора
битов (слово)  объединяют группу триггеров в
РЕГИСТР
(Работа триггеров, входящих в регистровую группу,
синхронизируется тактовым входом  данные
записываются/считываются во все триггеры одновременно)
• Несколько тысяч триггеров – матрица хранения (ОП,
кэш-память)
35
Процессоры отличаются:
• Внутренней архитектурой
• Системой команд
• Внешним видом (корпусом)
36
Набор команд
Архитектуры CISC и RISC
• Две основные архитектуры набора
команд - CISC и RISC
• CISC – Complete Instruction Set Computer
Архитектура с полным набором команд
Микропроцессоры Intel
• RISC – Reduced Instruction Set Computer
Архитектура с сокращенным набором команд
Популярны во всем мире, т.к. на такой архитектуре работают
рабочие станции и серверы под управлением ОС Unix
37
Принципы RISC-архитектуры
• Каждая команда выполняется за один такт (должен
быть максимально коротким)
• Все команды имеют одинаковую длину и формат
(упрощение логики управления процессором)
• Обработка данных происходит только в регистрах
процессора, обращение к памяти только при
операциях чтения и записи
• Система команд должна обеспечивать поддержку языка
высокого уровня
50 инструкций в архитектурах 1 поколения
Около 150 инструкций в современных RISC-процессорах
38
Особенности СISC-архитектуры
• В систему команд добавлены «удобные» для
программиста команды (маленькие подпрограммы)
 Ускорение разработки программ
 Команды CISC-процессора имеют разную длину и
время выполнения
 Некоторые команды выполняются за несколько тактов
 Производительность ниже
39
• CISC и RISC – принципы и технологии.
• «Архитектура каждого конкретного процессора
представляет собой результат множества
компромиссов» (Хамахер и др.)
• CISC-процессоры – персональные
компьютеры
• RISC-процессоры –
высокопроизводительные серверы и
рабочие станции
40
Основные игроки на рынке
процессоров
• Корпорация Intel
• Фирма AMD
(Advanced Micro Devices)
• Cyrix
• Sun
• Motorola
41
Intel 8086
• 1978 год
• 16-разрядный!!!
(внутренняя архитектура)
• 20-разрядная шина адреса
(1 Мб ОП)
• 16-разрядная шина данных
42
Intel 80186 и 80286
(1982 год)
• 80186 – для встроенных
интеллектуальных устройств
• 80286 – для ПК
– Новые команды в системе команд
– Защищенный режим (поддержка
многозадачности)
– Механизм переключения задач
– Поддержка виртуальной памяти
– 4-уровневая система защиты
• 24-разрядная шина адреса (16 Мб ОП)
• 16-разрядная шина данных
43
Intel 80386 – 1985 год
• В 1985 году фирма Intel выпустила
первый 32-разрядный
микропроцессор, ставший
родоначальником семейства IA-32
• 32-разрядная арифметика!!!
• Регистры блока обработки чисел с фиксированной
точкой стали 32-разрядными.
• К каждому из них можно обращаться как к одному
двойному слову (32 разряда).
44
Intel 80386
Архитектура 32-разрядного микропроцессора
существенно отличается от архитектуры 16-разрядного
• Увеличение разрядности шины данных и шины адреса
до 32 бит (4 Гб ОП)
• Впервые на кристалле микропроцессора кэш-память 1
уровня (L1) – для временного хранения команд и
данных
(Основной кэш (L2) – на системной плате)
• К используемым в реальном режиме четырем
регистрам CS, DS, SS и ES добавлены еще два: FS и GS
45
Intel 80386
• Кэширование – способ увеличения
быстродействия системы за счет хранения
часто используемых данных и кодов в «кэшпамяти 1-го уровня» (быстрой памяти),
находящейся внутри микропроцессора.
•
Кэш-память – очень быстрое запоминающее устройство (время выборки
из ОЗУ  60-70 нс; из кэша – 10-20 нс, т.е. в 3-4 раза быстрее)
ОП
Кэшпамять
Процессор
46
Кэширование
Идея
• Команды из ОП выбираются и пересылаются в
процессор, а их копии помещаются в кэш.
• Данные из основной памяти также пересылаются в
процессор, а их копии помещаются в кэш.
• Если команда или данные понадобятся еще раз, они
будут прочитаны не из памяти, а из кэша (например,
циклы).
• Внутренняя скорость выполнения команд,
прочитанных из такого кэша (на одном кристалле с
процессором) выше, чем скорость выборки команд и
данных из ОП.
47
Иерархия памяти
Обычно в компьютере имеется два уровня
кэш-памяти.
•
Первичный кэш располагается на микросхеме
процесcора, называется кэшем первого уровня
(L1)
•
Вторичный кэш располагается между
первичным кэшем и остальной памятью,
имеет больший объем и называется кэшем
второго уровня (L2).
48
Иерархия памяти
Процессор
Регистры
Увеличение
быстродействия и
стоимости хранения
одного бита
Первичный кэш (L1)
Вторичный кэш (L2)
Основная память
Увеличение объема
Внешняя память
49
Иерархия памяти
1. Быстрее всего осуществляется доступ к
данным, хранящимся в регистрах процессора
(самый маленький объем)
2. Кэш процессора (L1) – небольшой объем
3. Вторичный кэш (L2) – объем больше
4. Основная память (ОП) – значительно больше
и намного медленнее кэша
(в типичном компьютере время доступа к ОП в 10 раз
дольше времени доступа к кэшу L1).
5. Дисковая память – огромный объем недорогой
памяти. Очень медленные операции.
50
Управление иерархией памяти
«Идея управления иерархической системой памяти
состоит в том, чтобы переместить команды и данные ,
которые будут использоваться в ближайшее время,
как можно ближе к процессору.»
Каждый элемент, к которому обращается процессор
помещается в кэш и остается там (локализация по
времени).
Копируется не только сам элемент программы или
данных, но несколько близлежащих (локализация в
пространстве).
«Когда кэш полон и обращение происходит к
отсутствующему слову памяти, принимается решение
какой из блоков удалить из кэша, чтобы добавить
новый блок, содержащий требуемое слово.»
51
Intel 80386
Упрощенные модели i386
• Intel 386 SX (поддержка только 16-разр.)
• Intel 386 DX (32-разр.)
52
Intel 80486 – 1989 год
• В состав кристалла микропроцессора входит блок
обработки чисел с плавающей запятой (сопроцессор)
• На кристалле микропроцессора располагается также
внутренняя кэш-память.
• Объем кэш-памяти составляет 8 Кбайт (для
кэширования и кодов, и данных)
• Архитектура = ядро + периферийные блоки
• Ядро работает на повышенной частоте
• Упрощенная модель - i486 SX
• Intel 486 DX 2 – удвоенная частота для ядра
• Intel 486 DX 4 – утроенная частота для ядра
53
Скалярная архитектура
Intel 80486
В микропроцессоре i486 появился важный элемент
архитектуры – конвейер.
КОНВЕЙЕР – специальное устройство, реализующее
такой метод обработки команд внутри
микропроцессора, при котором исполнение
команды разбивается на несколько этапов.
54
Скалярная архитектура
Intel 80486
i486 имеет 5-ступенчатый конвейер:
1) выборка команды из кэш-памяти или ОП;
2) декодирование команды;
3) генерация адреса (определение операндов в памяти);
4) выполнение операции с помощью арифметико-логического
устройства;
5) запись результата.
Таким образом, на конвейере может находиться одновременно
пять команд на различной стадии выполнения  существенно
возрастает скорость вычислений.
Микропроцессоры, имеющие один конвейер,
называются скалярными
55
Длительность выполнения команд
при последовательной и конвейерной обработке
Количество
команд
Время
при последовательной
обработке
при конвейерной
обработке
1
100
150
2
200
240
10
1000
420
100
10000
3120
56
Одновременно с Intel 80486
• Более дешевые и
высокопроизводительные по
сравнению с Intel 486 DX 4
процессоры фирм AMD и Cyrix
•
•
•
•
AMD – K5
Am5x86-P75
Cyrix 5x86
(на данном этапе чуть обогнали)
57
Intel Pentium (586) – 1993 год
Суперскалярная архитектура
Микропроцессоры, имеющие более одного
конвейера,
называются
суперскалярными.
• Pentium - 2 конвейера (+ 1 для вещественных чисел)
Усовершенствованный блок вычислений с
плавающей точкой
В Pentium обычные математические функции вычислений с
плавающей точкой (+, *, / ) реализованы аппаратно (целочисленная
конвейеризация дополнена 8-тактовыми конвейерными командами
вычислений с плавающей точкой).
Итого 3 конвейера – 2 для целочисленных операций (5-тактовые),58
Intel Pentium (586)
Раздельное кэширование кода и данных
Pentium содержит уже 2 блока кэш-памяти:
один для кода, один для данных (по 8 Кб) 
увеличивается скорость работы компьютера за
счет одновременного быстрого доступа к коду и
данным.
Расширенная 64-битовая шина данных
 Ускорение работы с памятью (за один такт
считывается/записывается сразу несколько 8-байтных
команд/данных )
Расширенная 64-битовая шина адреса
(объем ОП памяти)
32-разрядная внутренняя архитектура!!!
59
Intel Pentium (586)
Предсказание правильного адреса
перехода
Под переходом понимается запланированное алгоритмом
изменение последовательного характера выполнения
программы.
Типичная программа на каждые 6-8 команд содержит 1
команду перехода (условные операторы, операторы цикла,
оператор безусловного перехода и т.д.)
 через каждые 6-8 команд необходимо очищать и
заполнять заново конвейер  теряются преимущества
конвейеризации.
60
Механизм предсказания
перехода
Вводится специальный буфер адресов перехода,
который
хранит
информацию
о
последних
переходах (для Pentium – о 256 переходах).
Для команды, управляющей ветвлением, в буфере
запоминаются сама команда, адрес перехода и
предположение о том, какая ветвь программы
будет выполнена следующей.
Блок предсказания адреса перехода прогнозирует
решение программы.
Он основывается на предположении, что ветвь,
которая была пройдена, будет использоваться
снова (т.е. прогнозируется переход на начало
цикла).
Если предсказание верно, переход осуществляется
без задержки  увеличение скорости работы.
61
Архитектурные особенности
процессоров
Pentium
• Суперскалярная архитектура
• Раздельное кэширование кода и данных
• Предсказание правильного адреса
перехода
• Усовершенствованный блок вычислений
с плавающей точкой
• Расширенная 64-битовая шина данных и
шина адреса
62
Pentium Pro – 1995 год
• Кэш-память использует собственную шину,
независимую от системной
= архитектура с двумя независимыми шинами
Увеличение пропускной способности каналов передачи
данных




3 конвейера по 14 ступеней
64-разрядная шина данных, 36-разрядная шина адреса
16 Кб внутренней кэш-памяти (8+8)
256 Кб - кэш второго уровня (в одном модуле с
микропроцессором, но на отдельной микросхеме)
63
Pentium MMX – 1997 год
• Ускорение 2D- и 3D-графики за счет
дополнительных регистров и типов данных
• + 57 команд команд для эффективной
обработки звука, видео, графики.
(операции, для которых Pentium требовалось выполнить десятки или
сотни команд закодированы одной инструкцией)
• !!! Под конкретное ПО – ОС Windows 95.
64
Pentium II – 1997 год
• Улучшенные технические характеристики
(Pentium Pro + средства MMX)
• Рост тактовой частоты
• Кэш-память L1 – 32 Кб (16+16)
• Кэш-память L2 – 32 Кб
65
Pentium III – 1999 год
• Усовершенствовано ядро процессора
• Улучшена работа кэша L2 (объем 256 Кб)
• 10-ступенчатый конвейер
66
Pentium 4 – 2000 год
(7 поколение компьютеров)
• По-прежнему, 32-разрядная внутренняя архитектура!!!
• Улучшенные характеристики традиционных блоков и
технологий
• Новые технологии
–
–
–
–
Данные считываются 4 раза за 1 такт
Гиперконвейерная обработка данных
20-ступенчатый конвейер (не очень хорошо)
Блок быстрого выполнения команд работает на удвоенной
частоте ядра
– Кэш-память с отслеживанием выполнения команд
– Кэш-память L2 (256 Кб) интегрирована в микросхему.
– Кэши l1, L2 соединены и обеспечивается быстрая передача
данных между ними
67
Процессоры Intel Celeron
Упрощенная версия
процессоров Pentium II, III и 4 (для дешевых ПК)
• уменьшен объем кэша L2 в 2 раза
• Уменьшена разрядность шин
• Отсутствует ряд расширенных функций
68
Процессоры AMD
• Более 20 лет конкурентной борьбы с корпорацией
Intel
• 7 поколение компьютеров в 2000 году
представлено AMD K7 (Athlon)
Первыми наладили производство
процессора 8 поколения – с 64-разрядной
внутренней архитектурой!!!
Сперва для промышленного применения –
AMD Opteron
Затем для настольных ПК – AMD64
!!! Требуется новая ОС, новое прикладное ПО
Athlon64 – одновременная поддержка и 32- и 64-разрядного ПО
69
МНОГОЯДЕРНЫЕ процессоры
• Новая эра началась в 2005 году
(появилась информация о производстве
9-ядерных процессоров корпорации IBM для
игровой приставки Play Station 3)
 AMD и Intel начали производство двухядерных
процессоров
70
Многоядерные процессоры Intel
• Intel Pentium D
• Intel Pentium 4 Extreme Edition
– На кристалле формируется 2 стандартных
процессора Pentium,
– добавляются схемы для синхронизации их работы
• (ГРЕЕТСЯ!!!)
• Intel Core 2
– Интегрирует 2 ядра вместе
– (снижение энергопотребления)
71
Семейство Intel Core 2
2006 год
• Intel Core 2 Duo
• Intel Core 2 Extreme – 4-ядерный
– для серверов и игровых ПК
2007 год
• Intel Core 2 Quad
– для настольных ПК массового спроса
«Представленные летом 2006 года х86-процессоры Intel с новой
микроархитектурой Сore впервые за последние годы резко
опередили процессоры AMD по производительности, обладая при
этом более низким энергопотреблением» (Кузьминский)
72
Семейство Intel Core 2
Тактовая частота в 2 раза меньше,
маленькое тепловыделение.
В 2 раза выше производительность по сравнению с Pentium 4.
Усовершенствования:
• 14-ступенчатый (целочисленный) конвейер 
4 команды одновременно выполняются за каждый такт
• Кэш L2 на кристалле двухядерного процессора – один
на 2 ядра
«Применение общего кэша позволяет динамически распределять
его емкость между ядрами. При этом исчезает необходимость
дублировать общие для обоих ядер данные, как это происходит
при использовании каждым ядром собственного кэша второго
уровня.» (Кузьмицкий)
73
Новое в технологии Core
Предсказание переходов
Кроме традиционных средств предсказания переходов для Pentium 4
(буфер «целей» перехода BTB, калькулятор адресов перехода BAC и стек адресов
возврата RAS)
в Core имеется еще два предсказателя.
1. Детектор циклов - служит для правильного
предсказания выхода из цикла.
Обычное предсказание переходов на основе
предыстории будет предсказывать очередное
выполнение цикла. Чтобы предсказать выход из
цикла, специальные счетчики отслеживают число
итераций цикла до его завершения и используют
эти данные в будущем для предсказания, когда из
этого цикла следует выйти.
74
Новое в технологии Core
Предсказание переходов
Кроме традиционных средств предсказания переходов для Pentium 4
(буфер «целей» перехода BTB, калькулятор адресов перехода BAC и стек адресов
возврата RAS)
в Core имеется еще два предсказателя.
2. Предсказатель косвенных переходов - относится к
переходам, адрес которых не кодируется в команде
непосредственно, а задается содержимым регистра
(такие переходы предсказывать сложнее).
Этот предсказатель содержит таблицу, в которую заносятся
вероятные адреса косвенных переходов. Когда фронтальная часть
процессора обнаруживает косвенный переход и предсказывает,
что он произойдет, он запрашивает эту таблицу, выбирая из нее
соответствующий целевой адрес перехода
75
Процессор Intel® Core™2 Duo
• высокая производительность
• энергоэкономичность
• изготовлены по 45-нанометровой производственной
технологии с использованием соединений гафния.
• общая кэш-память второго уровня объёмом до 6 МБ
• системная шина с частотой до 1333 МГц (для
настольных ПК) и до 800 МГц (для портативных ПК)
76
Двухъядерный процессор
Intel® Core™2 Extreme
• «Двухъядерные процессоры Intel Core 2 Extreme
обеспечивают энергосбережение и высокую
производительность в играх, а также потрясающее
качество видео и звука.» [www.intel.ru]
77
4-ядерный процессор
Intel® Core™2 Extreme
• обеспечивает еще более высокую производительность и
пониженное энергопотребление
• Процессор Intel Core 2 Extreme QX9650
– частота 3,0 ГГц
– 12 МБ общей кэш-памяти второго уровня
– системная шина с частотой 1333 МГц
78
Четырехъядерный процессор
Intel® Core™2 Quad
«обеспечивает высочайшую скорость
выполнения ресурсоемких задач
в многозадачных средах и
максимальную производительность
многопоточных приложений»
• Четыре ядра,
• до 12 МБ общей кэш-памяти второго уровня
(до 6 МБ на каждые 2 ядра),
• системная шина с частотой до 1333 МГц
79
Многоядерные процессоры AMD
2006 год
AMD Athlon 64 X2 Dual Core
(два 64-разрядных процессора на 1 кристалле)
• 2 ядра, у каждого свой кэш L2
Ядра сильнее интегрированы, чем у Intel, меньше
нагрев процессора
80
Прогноз
«Многоядерные микропроцессоры предоставляют
большую вычислительную мощность
посредством параллелизма, предлагают
лучшую системную организацию, работают на
меньших тактовых частотах»
«Основной путь развития
микропроцессоров – рост числа
ядер в микросхеме» (Кузьминский)
81
2007 год
• Был продемонстрирован прототип микропроцессора
Intel, имеющего производительность уровня небольших
суперкомпьютеров — 1 TFLOPS.
• Довольно крупная микросхема прототипа состоит из 80
процессорных ядер на одном кристалле, работающих
на частоте 3,1 ГГц.
• Подобный процессор позволил бы компьютеру
выполнять, например, автоматический перевод с одного
языка на другой в реальном времени.
82