Лаба 3x

Санкт-Петербургский национальный исследовательский университет
информационных технологий, механики и оптики
Кафедра информатики и прикладной математики
Цифровая схемотехника
Лабораторная работа № 3
Выполнил Кудряшов А.А.
Группа 2121
2013 г.
Цель: реализация логической схемы в базисе Пирса
Теоретическая информация:
Стрелка Пирса — Бинарная логическая операция, булева функция над двумя
переменными. Введена в рассмотрение Чарльзом Пирсом в 1880—1881 г.г.
Стрелка Пирса, обычно обозначается: ↓
Таблица истинности:
X
X ↓ Y
Y
0 0
1
0 1
0
1 0
0
1 1
0
Реализация логических функций через стрелку Пирса (в базисе Пирса)
¬X ≡ X↓X
X & Y ≡ (X↓X) ↓ (Y↓Y)
X ∨ Y ≡ (X↓Y) ↓ (X↓Y)
X → Y ≡ ((X↓X) ↓ Y) ↓ ((X↓X) ↓ Y)
Для реализации всего многообразия схем преобразования сигналов, представляющих логические
значения, достаточно одного типового элемента, который носит название «операция 2ИЛИ-НЕ» (2in NOR). С другой стороны, такой подход увеличивает сложность реализующих выражения схем и
тем самым снижает их надёжность.
Условные обозначения:
Реализация элементов схемы в базисе Пирса:
Стрелка Пирса (2ИЛИ-НЕ):
VDD1
U49
In1
TP0101K
U47
In2
TP0101K
U50
Out
U48
SC21
TN0200K
In1
TN0200K
In2
VDD1
Out
G1
Стрелка Пирса (2ИЛИ-НЕ)
G1
Инверсия:
VDD
SC28
In
In1
In2
VDD1
Out
Out
НЕ
G1
Стрелка Пирса (2ИЛИ-НЕ)
G
VDD
In
G
Out
НЕ (в базисе пирса)
2И:
VDD
SC1
In1
VDD1
In1
Out
In2
SC3
G1
Стрелка Пирса (2ИЛИ-НЕ)
In1
In2
SC2
In2
VDD1
Out
Out
G1
Стрелка Пирса (2ИЛИ-НЕ)
VDD1
In1
Out
In2
G1
Стрелка Пирса (2ИЛИ-НЕ)
G
SC7
VDD
In1
Out
In2
G
2И (в базисе Пирса)
2ИЛИ:
VDD
SC21
In1
In1
In2
VDD1
Out
G1
SC23
Стрелка Пирса (2ИЛИ-НЕ)
In1
In2
SC22
In1
In2
In2
Out
G1
G
2ИЛИ
In2
Out
Out
G1
Стрелка Пирса (2ИЛИ-НЕ)
VDD1
Стрелка Пирса (2ИЛИ-НЕ)
In1
VDD1
VDD
Out
G
2ИЛИ (в базисе Пирса)
Буфер:
VDD1
SC4
SC5
VDD
In1
VDD
In
Out
Out1
In
G
Out
G
Инверсия
Инверсия
G1
SC27
VDD1
In1
Out1
G1
Буфер
2ИЛИ-2И-НЕ:
VDD
SC6
VDD1
In1
In1
Out1
G1
2ИЛИ
Буфер
In1
In2
SC20
VDD
Out
G
In1
SC7
2ИЛИ (в базисе Пирса)
VDD1
In2
VDD
In1
Out1
G1
In2
G
Буфер
Out
SC10
НЕ
VDD
In
G
VDD1
Out
In1
2И (в базисе Пирса)
НЕ (в базисе пирса)
SC27
VDD1
In3
In1
Out1
G1
Буфер
G
Out
Out1
G1
Буфер
D-триггер:
VDD
SC59
D
VDD
In1
In2
G
SC63
VDD
In
G
Out
SC61
VDD
In1
Out
2И (в базисе Пирса)НЕ (в базисе пирса)
SC60
С
VDD
In1
In2
G
Out
Out
Q
Out
2И (в базисе Пирса)
НЕ (в базисе пирса)
SC62
SC64
VDD
In
G
In2
G
SC65
VDD
In
G
VDD
In1
Out
In2
G
SC66
noQ
VDD
In
G
Out
Out
2И (в базисе Пирса)
НЕ (в базисе пирса)
2И (в базисе Пирса)НЕ (в базисе пирса)
G
Общая схема:
XSC1
Ext Trig
+
VDD
_
5V
In1
50kHz
5V
50kHz
5V
_
+
_
SC15
Пробник1
V(p-p): 5.00 V
V(rms): 3.54 V
V(dc): 2.50 V
Частота: 50.0 kHz
VDD1
In1
SC11
In1
In2
B
A
+
In2
In3
Out
D
VDD
С
G
Буфер
Q
Пробник2
G
2ИЛИ-2И-НЕ (в базисе Пирса)
Out1
G1
SC12
VDD
noQ
V(p-p): 5.02 V
V(rms): 3.55 V
V(dc): 2.53 V
Частота: 50.0 kHz
D-триггер (в базисе Пирса)
SC24
VDD1
In3
50kHz
5V
In1
Out1
G1
Буфер
Исследование работы схемы:
Тест 1:
Входные сигналы
- входной сигнал
схемы (In1)
- сигнал С
Выходные
сигналы
- сигнал 𝑄
̅
- сигнал Q
Входные сигналы
- входной сигнал
схемы In1
- сигнал С
Выходные
сигналы
- сигнал 𝑄
̅
- сигнал Q
Полученные временные диаграммы:
Исследование времени задержки схемы:
При стандартных настройках, температура 27®, питающее напряжение 5V (время в наносекундах)
Входные сигналы: In1 = 0-1; In2=0; In3=1, C=1
- входной сигнал
In1
- сигнал 𝑄
-входной сигнал
In1
- сигнал 𝑄̅
-входной сигнал
In1
- сигнал 𝑄
- входной сигнал
In1
- сигнал 𝑄̅
-40®
0®
+85®
По фронту
По спаду
По фронту
По спаду
По фронту
По спаду
2V
387,2
512,7
386,5
514,2
394.9
526,7
3.3V
388,3
513,4
387,4
515,7
395,7
527,5
5V
390,8
517,6
392,1
520,6
401,8
531,3
График зависимости времени задержки от температуры, питающее напряжение 2V
По фронту
По спаду
-60
-40
-20
0
20
40
60
80
100
График зависимости времени задержки от температуры, питающее напряжение 3,3V
По фронту
По спаду
-60
-40
-20
0
20
40
60
80
100
График зависимости времени задержки от температуры, питающее напряжение 5V
По фронту
По спаду
-60
-40
-20
0
20
40
60
80
100
Из полученных графиков следует, что время задержи сигнала прямо пропорционально
температуре, при чем тем больше, чем больше напряжение.
Исследовение зависимости изменения выходного сигнала от количества и свойств
подключаемых элементов на выход D-триггера.
По фронту
По спаду
0
1
2
3
4
5
6
7
8
9
Исходя из графиков видно, что время задержки линейно зависит от количества
подключаемых элементов.
Вывод:
В процессе выполнения лабораторной работы был изучен принцип перехода между логическими
базисами и исследован способ объединения логических схем.