Система счисления, в которой вес цифры меняется в зависимости от ее... называется Позиционной

Система счисления, в которой вес цифры меняется в зависимости от ее местоположения в числе
называется
Позиционной
Количественный эквивалент числа в позиционной системе счисления описывается выражением,
где n –
Количество цифр в целой части
Количественный эквивалент числа в позиционной системе счисления описывается выражением,
где m –
Количество цифр в дробной части
Количественный эквивалент числа в позиционной системе счисления описывается
выражением, где p –
Основание системы счисления
Двоичное число 0101,1b cоответствует десятичному эквиваленту
5,5d
Шестнадцатеричное число A9h cоответствует десятичному эквиваленту
169d
Двоичное число 10101111b соответствует шестнадцатеричному эквиваленту
AFh
Шестнадцатеричное число 93h соответствует двоичному эквиваленту
10010011b
Десятичное число 25d соответствует двоичному эквиваленту
11001b
Десятичное число 0,375d соответствует двоичному эквиваленту
0,011b
Расположите шестнадцатеричные числа в порядке возрастания:
C9h 4
A9h 3
9Ah 1
9Ch 2
Дополнительный двоичный код десятичного числа со знаком +12d равен
00001100b
Дополнительный двоичный код десятичного числа со знаком -12d равен
11110100b
Двоичные целые числа без знака форматом 1 байт находятся в диапазоне
0… 255
Двоичные целые числа со знаком форматом 1 байт находятся в диапазоне
128… +127
Двоичные целые числа без знака форматом 2 байта (слово) находятся в диапазоне
0…65535
Двоичные целые числа со знаком форматом 2 байта (слово) находятся в диапазоне
32768…+32767
В стандарте IEEE754 для представления двоичных чисел с плавающей точкой используются
нормализованные
справа от старшего ненулевого бита мантиссы
Нормализованное по стандарту IEEE754 двоичное число 10110,0011*22 соответствует
1,01100011*26
Вещественные числа в формате IEEE754 имеют в своем представлении три двоичных поля
Знак мантиссы
Смещенный порядок
Дробная часть мантиссы
Смещенный порядок в представлении вещественного числа в формате IEEE754 позволяет
сэкономить 1 бит, предназначенный для
Знака порядка
Целой части числа
Вещественные числа одинарной точности в формате IEEE754 разрядность
32 бита
Вещественные числа двойной точности в формате IEEE754 разрядность
64 бита
Сколько двоичных разрядов занимает беззнаковое число 96d (десятичное) в неупакованном
двоично-десятичном формате (BCD)
16
Сколько двоичных разрядов занимает число 96d (десятичное) в упакованном двоично-десятичном
формате (BCD)
8
ASCII коды символов “C” и “D” отличается на
1
Cтарший разряд четырехразрядного целого двоичного числа имеет вес
8
Младший разряд восьмиразрядного целого двоичного числа имеет вес
1
Старший разряд восьмиразрядного целого двоичного числа имеет вес
128
Знаковый разряд однобайтового числа – это разряд
D7
Результат логической операции AND над операндами A = 01100011b и В = 10000111b будет равен
11100111b
Результат логической операции OR над операндами A = 01100011b и В = 10000111b будет равен
00000011b
Результат арифметической операции сложения над операндами A = 01100011b и В = 10000111b
будет равен
11101010b
Результат арифметической операции сложения над операндами A = -9d и В = 15d будет равен
00000110b
Результат арифметической операции сложения над операндами A = 12d и В = -15d будет равен
11111101b
Результат арифметической операции сложения равен 11111101b, а флаги результата имеют
значения
PF=0, ZF=0, SF=1
Результат операции логического умножения равен 10000101b, а флаги результата имеют значения
PF=0, ZF=0, SF=1
Результат арифметической операции вычитания равен 00111101b, а флаги результата имеют
значения
PF=0, ZF=0, SF=0
При сложении беззнаковых чисел индикатором переполнения является флаг
CF
При сложении чисел со знаком индикатором переполнения является
CF# OF
При сложении чисел со знаком переполнение может происходить если операнды имеют
Одинаковые знаки
При вычитании чисел со знаком переполнение может происходить если операнды имеют
Одинаковые знаки
При выполнении логических операций знак результата кодируется
результат не имеет знака
При выполнении логических операций сигнал межразрядного переноса
не формируется
Беззнаковые целые числа - это числа
среди которых нет отрицательных
Процесс преобразования программы на ассемблере в машинные коды называется
ассемблированием
Для создания программы на Ассемблере последовательно выполняются этапы
Отладка 4
Компоновка 3
Создание исходного модуля 1
Трансляция 2
Непосредственную загрузку регистра можно выполнить с помощью команды
MOV dst, data
Внутрисегментное смещение переменной var_1 может быть загружено в регистр DX командами
MOV DX, offset var_1
LEA DX, var_1
Переменную var_1 можно загрузить в регистр AL командой
MOV AL, var_1
Операндом команды работы со стеком PUSH src может быть
Любой 16 битовый регистр или двухбайтовая ячейка памяти
Операндом команды работы со стеком POP dst может быть
Любой 16 битовый регистр или двухбайтовая ячейка памяти
При прямой адресации к портам ввода-вывода используются команды
IN ac, port
OUT port, ac
При косвенной адресации к портам ввода-вывода в качестве указателя адреса порта используется
регистр
DX
При прямой адресации к портам ввода-вывода используются команды IN ac, port и OUT port, ac в
которых операнд port является
Числом в диапазоне 0..255
Ошибочными являются ассемблерные команды
MOV AL, CH
MOV SI, AH
MOV DS, 8EEEAh
Операндами команды MOV dst, src могут быть
Регистр – регистр
Память – регистр
Регистр – непосредственные данные
Регистр – память
Длина операндов в командах передачи данных должна быть
Одинаковой
Операнды логических команд являются
Целыми Числами без знака
При выполнении команд логических операций флаг переноса CF
Не формируется
Если содержимое AL = 0Fh , то результатом выполнения команды NOT AL, будет
11110000b
Формат директив Ассемблера предусмативает следующие поля
имя
директива
комментарий
операнд (ы)
Формат команд Ассемблера предусматривает следующие поля
метка
мнемоника
префикс
операнд(ы)
комментарий
Каждая команда при трансляции формирует код длиной
длина зависит от способов адресации операнда
В каждой программе на Ассемблере обязательно должен быть
сегмент стека
сегмент кода
сегмент данных
Команды Ассемблера могут быть
безоперандными
двухоперандными
однооперандными
.Code это директива
открытия сегмента кода
. Data - это директива
открытия сегмента данных
.Model <модель памяти> - это директива предполагает использования
упрощенных директив описания сегментов .Data, .Stack, .Code
Директива ASSUME связывает
сегментные регистры с логическими сегментами программы
Для исполняемых модулей типа .COM справедливо
(DS)=(SS)=(CS)
В исполняемых модулях типа .COM
данные, стек и команды размещаются в одном сегменте
Сегменты исходного модуля должны располагаться в порядке
произвольном
Результат операции умножения операндов размером byte MUL src помещается в
регистр-аккумулятор АХ
Результатом выполнения команды MUL CL будет
AX:=(AL)*(CL)
Первая цифровая ЭВМ "ENIAC" была запущена в эксплуатацию в ... году
1946
Цифровая ЭВМ - это ... совокупность технических средств, предназначенная для
автоматизированной обработки дискретных данных по заданному алгоритму
программно-управляемая
Суть базовых положений на которых строятся ЦЭВМ Неймановской архитектуры сводятся к 4
принципам
двоичного кодирования
адресности
однородности памяти
программного управления
Информацию, хранящуюся в ЭВМ можно разделить на две основные категории
команды
данные
ЦЭВМ Гарвардской архитектуры предполагает наличие
раздельной памяти для команд и для данных
Типовая ЦЭВМ содержит функционально-независимые узлы
ЦПЭ
память
УВВ
ПЗУ ЭВМ не может работать в режиме
запись
ОЗУ может работать в режимах
запись
считывание
хранение
В ЭВМ Неймановской архитектуры коды команд и данные храняться
в общей памяти
Последовательность команд, хранящихся в памяти ЭВМ и выполняющих законченную задачу,
называется
программой
Адрес следующей выполняемой команды однозначно определяется в процессе выполнения
текущей команды
При линейных алгоритмах адресом следующей выполняемой команды является адрес
следующей по порядку команды
При выполнении ветвлений в программах адресом следующей выполняемой команды является
адрес
любой другой команды
Первым шагом алгоритма выполнения любой команды в ЭВМ является
извлечение (выборка) команды из памяти
Обобщенный алгоритм выполнения команд предусматривает последовательное выполнение
шагов
выполнение операции, предусмотренной командой 3
извлечение операндов из памяти 2
сохранение результата в память 4
извлечение (выборка) команды из памяти 1
Программа должна заканчиваться командой
останов
Старшая часть битов машинного кода команды содержит информацию о
коде операции (КОП)
Младшая часть битов машинного кода команды содержит информацию о
операндах
Центральный процессор ЭВМ содержит
блок регистров
АЛУ
Устройство управления (УУ)
Устройства ввода-вывода подключаются к внутрисистемной шине через
порты ввода-вывода
Логическим базисом называется ... необходимый набор функций с помощью которых может быть
реализовано логическое выражение любой сложности
минимально
Логическое соотношение
законом де Моргана
Дешифратор - это
Преобразователь позиционного двоичного кода в активный сигнал на одном из выходов.
Шифратор - это
Преобразователь унитарного кода на входе в позиционный двоичный код на выходе
Мультиплексор - это
Переключатель одного из информационных входов на единственный выход
Демультиплексор - это
Переключатель единственного информационного входа на один из нескольких выходов.
Типы триггеров, которые могут работать в счетном режиме
JK-триггер
T-триггер
Вход C0 АЛУ предназначен для подачи сигнала
входного переноса в старший разряд
Параллельный регистр (регистр памяти) предназначен для
записи, хранения и выдачи параллельного кода
Для преобразования последовательного двоичного кода в параллельный требуется
регистр сдвига
Для формирования циклически повторяющихся цифровых последовательностей необходим
регистр сдвига
Для записи двоичного слова в параллельный регистр нужно выполнить последовательность
действий
на вход разрешения записи подать сигнал разрешения 3
на входе сброса установить пассивный уровень 1
на входах данных установить записываемое двоичное слово 2
Модуль счета счетчика определяет
число возможных состояний счетчика
Счетчик с максимальным быстродействием - это
асинхронный счетчик
ПЗУ относится к
энергонезависимой памяти
ОЗУ относится к памяти
энергозависимой типа
Регенерация записанных данных необходима для ИМС ОЗУ
динамического типа
Для считывания данных из ячейки SRAM нужно выполнить следующую последовательность
действий:
На входе WR/RD установить режим считывания 2
На вход CS подать активный уровень 3
На вход адреса подать код адреса ячейки 1
Для записи данных в ячейку SRAM нужно выполнить следующую последовательность действий:
На вход адреса подать код адреса ячейки 1
На вход данных DI подать входные данные 3
На вход CS подать активный уровень 4
На входе WR/RD установить режим записи 2
ИМС ПЗУ с 11 входами адреса и 8 выходами данных имеет емкость
2Кбайт
Машинный цикл выполнения команды представляет циклическую последовательность
следующих действий
запись результатов в память 4
выборка команды из памяти, ее декодирование и формирование адреса следующей 1
выполнение команды 3
считывание операндов из памяти 2
Магистраль "Общая шина" предполагает
подключение одноименных входов/выходов всех устройств к общим линиям
Шинная организация ЭВМ предполагает наличие в системе
шины адреса
шины управления
шины данных
Простейший конвейер в МП i8086 обеспечивает
одновременное выполнение текущей команды и выборку следующей
Шины адреса и данных в системе с МП i8086 имеют разрядность
20 бит
Микропроцессор - это
программно-управляемое устройство обработки цифровой информации
В базовом МП i8086 используется число регистров равное
16
Сегментные регистры МП в реальном режиме работы предназначены для
хранения базовых адресов сегментов программы
Регистр указателя команд IP предназначен для хранения
исполнительного адреса следующей команды
Регистры SP, BP, SI, DI можно делить на старший и младший байты
никогда
Флаг ZF=1, если
результат операции равен 0
Флаг PF=1, если
число двоичных единиц в результате четное
Флаг CF=1, если
сформировался перенос из старшего разряда
Флаг SF=1, если
в старшем разряде результата 1
Флаг OF=1, если
сформировался перенос в старший разряд
Каждая декодированная в микропроцессоре команда вызывает из блока микропрограммного
управления (БМУ)..., которая формирует управляющие сигналы, обеспечивающие ее выполнение
микропрограмму
Устройство управления микропроцессора включает в себя
Блок Микропрограммного Управления (БМУ)
Регистры очереди команд
Сумматор адресов
В реальном режиме работы МП доступным является адресное пространство размером
220
Сегменты в памяти могут начинаться с адресов
кратных 16
Базовый адрес сегмента SEG имеет разрядность
16 бит
Внутрисегментное смещение OFFSET имеет разрядность
16 бит
Логический адрес ячейки памяти это
пара 16-и битовых адресов SEG:OFFSET
Физический адрес ячейки памяти формируется по правилам
PA=16*SEG+EA
Если физический адрес ячейки памяти равен 12345h, то логическим адресом может быть
1234:0005
Регистр DS предназначен для хранения базового адреса
сегмента данных
Регистр SS предназначен для хранения базового адреса
сегмента стека
Регистр CS предназначен для хранения базового адреса
сегмента кода
Регистр ES предназначен для хранения базового адреса
дополнительного сегмента данных
Выйти за пределы 1Мбайта памяти в МП i8086 c 20-и битовой шиной адреса можно, если
выйти за пределы нельзя
МП i8086 может одновременно работать с логическими сегментами программы, число которых не
более
1
4
Для записи результата операции в память ЭВМ выполняются следующие действия
2Получив сигнал с ША и ШУ, память активизирует ячейку с установленным адресом
1Микропроцессор формирует на ША адрес нужной ячейки, передает на ШД результат операции, а
на ШУ
формируется сигнал "Запись в память"
3Данные с ШД записываются в ячейку
5МП начинает выборку следующей команды
4Память формирует на ШУ сигнал, что данные записаны
Мультиплексирование сигналов на выводах микропроцессора обеспечивает
повышение быстродействия
Если логический адрес ячейки равен 1248:4321, то ее физический адрес равен
16801h
Очередь команд в МП i8086 состоит из
6-и 8-и разрядных регистров
Модифицировать содержимое регистра IP можно с помощью команд
передачи управления
Формат машинной команды определяет
правила кодирования команд
Минимальная и максимальная длина машинных команд для МП 86 составляет
1 байт
15 байт
Минимальная и максимальная длина машинных команд для реального режима IA-32 составляет
1 байт
15 байт
Первым обязательным байтом машинной команды является байт
кода операции (КОП)
Поле префиксов команды в IA-32 является необязательным элементом и может иметь длину
один префикс - 1 байт
два префикса - 2 байта
три префикса - 3 байта
четыре префикса - 4 байта
Поля двухоперандной команды, в общем случае, располагаются в следующем порядке
Постбайт 2
Disp L 3
КОП 1
Disp H 4
Относительная адресация используется в командах
передачи управления
Команда ADD AX, [BX-SI+12] использует способ адресации операнда в памяти
базово-индексный со смещением
Команда XOR AL, AH использует способ адресации операндов
регистровая
Команда ADD TEMP, BL использует способ адресации операнда в памяти
прямая
Команда CMP CX, 400Dh использует способ адресации второго операнда
непосредственный
Команда MOV [SI], CL использует способ адресации операнда в памяти
индексный
Команда SUB AX, [BX] использует способ адресации операнда в памяти
базовый
Команда MOV AX, [BX+12] использует способ адресации операнда в памяти
базовый со смещением
Команда SUB [DI - 6], CX использует способ адресации операнда в памяти
индексная со смещением
Адресное пространство микропроцессора (число формируемых адресов) и число ячеек памяти
ЭВМ
совпадает
Основная память ЭВМ имеет емкость
1 Мбайт
220 байт
Область данных BIOS находится в ... памяти ЭВМ
основной
Область памяти между границами 640 Кбайт и 1 Мбайт называется ... памятью
верхней
Графический и текстовый видеобуферы графического видеоадаптера имеют адреса, находящиеся
в диапазоне адресов
верхней памяти
НМА это область расширенной памяти размером
64 Кбайт - 16 байт
Обратиться к НМА в реальном режиме МП IA-32 можно, если установить логический адрес SEG:EA
равным
SEG=FFFFh
EA=0010h...FFFFh
Начальный килобайт оперативной памяти предназначен для хранения
векторов прерываний
Ячейки для отсчета текущего времени и даты находятся в области памяти называемой
область данных BIOS
Стек организуется в области ОЗУ
свободной от программ
Прерывание - это ... , поступающий на МП, который требует приостановить выполнение текущей
программы и перейти на обслуживание другой, обладающей большим приоритетом
сигнал
Подпрограмма обслуживания прерывания называется
обработчиком прерывания
Прерывания делятся на три категории
программные
внутренние
внешние (аппаратные)
Аппаратные прерывания, в порядке убывания приоритета, располагаются следующим образом
Клавиатура 2
таймер 1
гибкий диск 4
принтер 5
мышь 3
Вектор прерывания имеет длину 4 байта и является логическим адресом
обработчика прерываний
Вектор прерывания определяет
логический адрес обработчика
Контроллер прерываний обеспечивает
передачу на вход INT МП одного из запросов прерывания IRQ от ВУ
Процессор, получив сигнал прерывания INT n, выполняет последовательность действий
сохраняет в стек содержимое регистров CS, IP и Flags 1
заканчивает выполнение текущей команды 5
выполняет действия, предусмотренные обработчиком прерывания 3
переходит на выполнение ПП обслуживания ( загружает в регистры CS и IP вектор прерывания) 2
по команде возврата из прерывания IRET возвращается в основную программу ( восстанавливает
из стека
значения CS, IP и Flags) 4
Немаскируемое прерывание поступает
на вход INT МП
на вход NMI MП
Запретить ( замаскировать) внешние прорывания можно, если
установить флаг IF = 0
В случаях ошибки в памяти формируется запрос на
немаскируемое прерывание
Связь между типом прерывания и процедурой его обслуживания ( обработчиком )
устанавливается с помощью
таблицы векторов прерываний
Внутренние прерывания поступают
на вход INT
Прерывание по ошибке деления ( тип 0 ) относится к
внутреннему прерыванию
Программные прерывания формируются командой INT n, где n
тип прерывания
Шинным интерфейсом называется
совокупность шин и линий для передачи информации
протоколы обмена
Передача информации от ВУ к МП называется ...
{ввод;вводом;чтение;чтением}
Передача информации от МП к ВУ называется ...
{вывод;запись;выводом;записью}
Схема согласования ВУ с шинным интерфейсом
контроллер
В состав контроллера ВУ обычно входят узлы:
регистр состояния
регистр данных
дешифратор адреса
Программный ввод-вывод - способ обмена между МП и ВУ, при котором обменом управляет
МП
При программном вводе-выводе МП запрашивает регистр состояния контроллера ВУ о ... к
обмену
готовности
При вводе-выводе по прерываниям процессом обмена управляет
контроллер ВУ
При вводе-выводе по прерываниям сигналом начала обмена является
сигнал "требование прерывания"
Способ обмена информацией между ВУ минуя МП называется
обменом в режиме прямого доступа к памяти (ПДП)
В режиме ПДП процессом обмена управляет
контроллер ПДП
При выполнении ввода из порта получателем является
регистр-аккумулятор
При выводе данных в порт источником данных является
регистр-аккумулятор
С помощью команд IN/OUT с прямой адресацией МП может обратиться к портам ввода-вывода
число которых составляет
216
В качестве указателя адреса порта в командах IN/OUT с косвенной адресацией используется
регистр
DX