Разработка рабочей программы учебной дисциплины «Специальные

Специальные дисциплины. Кафедра Системной архитектуры
Разработка рабочей программы учебной дисциплины «Специальные
дисциплины Системной архитектуры» для модуля 3 «Архитектура
вычислительных систем»
42
Специальные дисциплины. Кафедра Системной архитектуры
Авторы:
Гуров В.В, доцент каф. «Компьютерные системы и технологии»
МИФИ,
Чепин Е.В., к.т.н., с.н.с., доцент, зам.зав. каф. СА ФИБС МФТИ,
доцент каф. «Компьютерные системы и технологии» МИФИ.
Рецензент:
к.т.н., доцент, Никитин В.Д.,
ученая степень, ученое звание, Ф.И.О.
Национальный исследовательский ядерный университет «МИФИ»
Рабочая программа составлена на основании методических указаний
Академии ИБС
43
Специальные дисциплины. Кафедра Системной архитектуры
Содержание
Организационно-методический раздел ..........................................................45
1.
Цели и задачи дисциплины ...............................................................................................45
Место дисциплины в образовательной программе и взаимосвязь с другими дисциплинами
.................................................................................................................................45
Требования к уровню освоения содержания дисциплины .............................................45
Формы текущего и промежуточного контроля .................................................................47
Содержание дисциплины ..................................................................................48
2.
Объем дисциплины и виды учебной деятельности ........................................................48
Тематический план дисциплины .......................................................................................48
Содержание модулей дисциплины. ..................................................................................50
Модуль 1. «Архитектура микропроцессоров» 50
Источники: основная и дополнительная литература, веб-ресурсы 58
Модуль 2. «Архитектура вычислительных систем (ВС).
59
Источники: основная и дополнительная литература, веб-ресурсы 61
Модуль 3. «Архитектура отказоустойчивых ВС.
62
Семинарские занятия (14 часов). ......................................................................................62
1.
2.
3.
4.
5.
6. Источники: основная и дополнительная литература, веб-ресурсы 64
3.
Материально-техническое обеспечение дисциплины .................................66
Требования к аудиториям для всех видов занятий.........................................................66
Перечень используемых программно-технических средств ..........................................66
44
Специальные дисциплины. Кафедра Системной архитектуры
Организационно-методический раздел
1.
Цели и задачи дисциплины
Дисциплина «Архитектура вычислительных систем» состоит из 3-х модулей (различных
предметов), которые входят в число базовых областей знаний для специалиста в области ИТ:
1. Архитектура микропроцессоров (МП).
2. Архитектура вычислительных систем (ВС).
3. Архитектура отказоустойчивых ВС.
Цель данной дисциплины состоит в систематизации и углублении знаний магистрантов в
указанных выше областях.
Место дисциплины в образовательной программе и взаимосвязь с другими
дисциплинами
Дисциплина «Архитектура вычислительных систем» входит в раздел Специальных
дисциплин программы специализированной магистерской подготовки кафедры СА
ФИБС МФТИ.
Дисциплина читается во 2 семестре программы.
На входе от магистранта требуются компетенции по следующим областям знаний:

Основы двоичной арифметики и компьютерной логики.

Основы схемотехники.

Архитектура микропроцессоров. Базовые понятия.

Архитектура ЭВМ. Базовые понятия.

Архитектура вычислительных систем. Базовые понятия.
На выходе, по результатам изучения дисциплины,
потребуются для освоения следующих дисциплин:

Технологии обработки данных.

Технологии системной интеграции.

Протоколы и оборудование корпоративных сетей.

Выполнение НИР.

Выпускная магистерская диссертация.
полученные
компетенции
Требования к уровню освоения содержания дисциплины
По итогам освоения дисциплины магистрант должен иметь следующие уровни
компетенций:
Иметь представление:
45
Специальные дисциплины. Кафедра Системной архитектуры

Об основных понятиях архитектуры микропроцессоров.

О принципах взаимодействия микропроцессоров с оперативной памятью,
внешними устройствами и построении микропроцессорных систем.

Об основных положениях и возможностях теории конвейера.

Об
основных
тенденциях
микропроцессоров.

Об основных производителях микропроцессоров и вычислительных систем (ВС).

О базовых архитектурах современных ВС.

О современных суперкомпьютерных системах.

Об основных требованиях, предъявляемых к помехоустойчивым ВС.
в
развитии
архитектуры
современных
Знать:

Основные принципы организации архитектуры универсальных МП.

Представление физического и логического адресного пространства в МП.

Организацию системы прерывания.

Аппаратные средства защиты информации, реализованные в микропроцессоре.

Принципы построения микропроцессорных систем.

Основные тенденции развития
современных микропроцессоров.

Особенности архитектуры микропроцессоров типа Pentium IV и Itanium.

Принципы организации КЭШа в современных ВС.

Принципы организации векторных архитектур.

Принципы организации, достоинства, недостатки
архитектур типа SMP, MPP и кластерных систем.

Принципы организации и различные модификаций архитектуры NUMA.

Об основных характеристиках
отказоустойчивых ВС.

Основные параметры и характеристики конкретных отказоустойчивых серверных
систем ведущих компьютерных фирм.
архитектурных
и
принципах
принципов
и
области
архитектурной
организации
применения
организации
Уметь:

Разрабатывать
назначения.
структуру

Разрабатывать
назначения.
основные

Определять тип базовой архитектуры ВС с целью определения «узких» мест
конкретной архитектуры и способов ее усовершенствования.
МП
системы
архитектурные
46
для
решения
решения
для
задач
различного
ВС
различного
Специальные дисциплины. Кафедра Системной архитектуры
Владеть навыками:

Оценки производительности микропроцессора на различных классах задач.

Выбора целесообразного класса конкретной архитектуры ВС в зависимости от
прикладной направленности системы.

Определения достоинств и недостатков конкретной архитектуры типовых ВС.
Формы текущего и промежуточного контроля
В течение обучения предусмотрены:
Текущий контроль

Выполнение и защита 3-х лабораторных работ по изучаемым темам.

Защита индивидуальных работ в форме реферата и доклада по нему.
Промежуточная аттестация - в форме письменного тестирования некоторых тем.

Итоговый экзамен – 50% в общей оценке.

Результаты выполнения лабораторного практикума - 20% в общей оценке.

Защита реферата - 20% в общей оценке.

Посещаемость – 10% в общей оценке.
Принцип формирования интегральной оценки: проведение экзамена по билетам,
содержащим 3 вопроса:
первый вопрос - по лекционному материалу 1-го модуля, второй вопрос – по
лекционному материалу 2-го и 3-го модулей, 3-й вопрос – по одному из рефератов 3-го
модуля. Выставляется интегральная оценка ведущим преподавателем курса.
47
Специальные дисциплины. Кафедра Системной архитектуры
2.
Содержание дисциплины
Объем дисциплины и виды учебной деятельности
Дисциплина «Архитектура вычислительных систем» включает в себя лекционные,
практические и семинарские занятия, лабораторные работы и самостоятельные
занятия, и состоит из 96 академических часов.
Виды учебной деятельности
Всего часов
Семестры
N
32
16
16
10
10
10
32
96
10
10
6
10
Лекции
Лабораторные работы
Семинары
Практические занятия
Самостоятельная работа
Всего (ак. часов)
Курсовые проекты и работы (учебные
проекты)
Зачеты
Экзамены
Тематический план дисциплины
№ п/п
Аудиторные часы
Наименование
модулей
Практичес
дисциплины
Семинар
ЛабораторЛекции
кие
Всего
и тем
ы
ные работы
занятия
Индивид. работа
Всего
Индивидуа Курсовые часов
льная
уч.
работа
проекты
Модуль 1
1.
Архитектура
микропроце
ссоров
Архитектура МП.
Основные функциональные
блоки универсального МП IA-32.
Физическая и
логическая
организация
памяти МП
системы.
18
34
16
50
2
2
4
8
8
2
10
4
4
2
6
4
4
2
6
2
2
1
3
2
2
1
3
2
Прерывания
Аппаратная
поддержка
многозадачного
режима работы
Аппаратные
средства
защиты
информации
Принципы
построения МП
систем
16
48
Формы
текущего
контроля
Выполнен
ие и защита 3-х
лаборатор
ных работ
по изучаемым
темам
Специальные дисциплины. Кафедра Системной архитектуры
Организация
конвейерной
обработки
информации в
МП
Особенности
архитектуры МП
с технологией
MMX и SSE.
МП Pentium IV
Основные
направления
развития
архитектуры
МП. МП Itanium
2
2
1
3
2
2
1
3
2
2
1
3
2
2
1
3
2
2
1
3
2
2
1
3
10
10
8
18
Вводная лекция.
Определение
архитектуры.
2
2
Теория
конвейера.
1
1
1
2
Векторные
процессоры.
1
1
1
2
1
1
1
2
Архитектура
памяти.
1
1
1
2
Архитектура
кэш-памяти.
1
1
1
2
Суперкомпьюте
ры. Кластеры.
1
1
1
2
Архитектура
SMP.
1
1
1
2
Архитектура
MPP.
1
1
1
2
МП с RISCархитектурой
Многоядерные
микропроцессоры. МП Power 4.
Методы оценки
производительности микропроцессоров
Модуль 2.
2.
Архитектура
ВС
RISC и «постриск» идеологии: многоядерность, многопоточность,
VLIW и EPIC.
2
Модуль 3.
3
Архитектура
отказоустой
чивых ВС.
4
Принципы и средства организации отказоустойчивых ВС.
Катастрофоусто
йчивые ВС.
4
16
20
4
49
Тестирован
ие
8
28
4
Тестирован
ие
Тестирован
ие
Защита
индивидуа
льных работ в форме реферата и доклада.
Специальные дисциплины. Кафедра Системной архитектуры
Индивидуальны
е докладыпрезентации
студентов.
ИТОГО:
16
32
16
16
16
8
24
64
32
96
Защита
индивидуа
льных работ в форме реферата и доклада.
Содержание модулей дисциплины.
Модуль 1. «Архитектура микропроцессоров»
Развиваемые компетенции модуля.
Иметь представление:

об основных понятиях архитектуры микропроцессоров;

о принципах взаимодействия микропроцессоров с оперативно памятью, внешними
устройствами и построении микропроцессорных систем.

об основных тенденциях в развитии архитектуры современных микропроцессоров.
Знать:






Основные принципы организации архитектуры универсальных МП
Представление физического и логического адресного пространства в МП.
Организацию системы прерывания.
Аппаратные средства защиты информации, реализованные в микропроцессоре.
Принципы построения микропроцессорных систем.
Особенности архитектуры микропроцессоров типа Pentium IV и Itanium.
Уметь:

разрабатывать структуру МП системы для решения задач различного назначения.
Иметь навыки:

оценки производительности микропроцессора на различных классах задач.
Тема 1. Архитектура микропроцессора.
Лекция № 1. Введение.
 Введение. Содержание курса.
 Структура курса.
 Рекомендуемая литература.
 Понятие архитектуры микропроцессора.
 Классификация МП БИС по их архитектуре
 Основные функциональные блоки универсального МП с архитектурой IA-32.
Лекция №2.Организация памяти.
Физическое адресное пространство.
Логическое адресное пространство (ЛАП): линейное, сегментированное,
страничное, сегментно-страничное.
Виртуальная память. Динамическое и статическое распределение памяти.
Формирование физического адреса при сегментно-страничной организации
ЛАП.
Лабораторная работа №1. Виртуальная память.
50
Специальные дисциплины. Кафедра Системной архитектуры
Лекция №3. Аппаратные средства защиты информации в микропроцессоре.
Защита при управлении памятью.
Защита по привилегиям.
Лекция №4. Аппаратные средства поддержки мультипрограммирования.
Понятие задачи, виртуального процессора.
Механизм переключения задач.
Лабораторная работа №2. Организация мультипрограммного режима
работы
Вопросы для самоконтроля
Вводная
1. Что такое микропроцессор?
2. Какие характеристики используются при анализе микропроцессора как
устройства вычислительной техники?
3. Какие характеристики используются при анализе микропроцессора как
электронного прибора?
4. Какие параметры характеризуют архитектуру микропроцессора?
5. На какие классы делятся микропроцессоры?
6. Какими параметрами характеризуются универсальные микропроцессоры?
7. Каковы основные области применение универсальных микропроцессоров?
8. Какова особенность системы команд однокристальных микроконтроллеров?
Организация памяти
1. Какие основные функции выполняет система управления памятью?
2. Каковы основные системные требования при распределении памяти?
3. Каковы основные требования пользователей к распределению памяти?
4. Какая часть программного обеспечения всегда располагается в оперативной
памяти?
5. Что такое «виртуальная память»?
6. Почему концепция виртуальной памяти базируется на ее страничном
разбиении?
7. Каким образом виртуальный адрес преобразуется в физический?
8. Какие адреса использует программист при составлении программ?
9. Каковы особенности статического распределения памяти?
10. Каковы предпосылки динамического распределения памяти?
11. Как преобразуется смещение в странице при переводе виртуальных адресов в
физические?
12. Каковы основные достоинства и недостатки сегментного распределения
памяти?
13. Каковы преимущества статического распределения памяти?
14. Что такое “физическое адресное пространство”?
15. Что такое “логическое адресное пространство”?
16. Как может быть организовано логическое адресное пространство?
17. Как организуется трансляция логического адреса в физический при сегментной
организации логического адресного пространства?
18. Как организуется трансляция логического адреса в физический при сегментностраничной организации логического адресного пространства?
19. Что входит в состав логического адреса при сегментной организации
логического адресного пространства?
20. Что входит в состав логического адреса при страничной организации
логического адресного пространства?
21. Что входит в состав логического адреса при сегментно-страничной организации
логического адресного пространства?
22. Какое основное отличие сегментов от страниц?
23. Какое главное назначение имеют страницы при сегментно-страничной
организации логического адресного пространства?
51
Специальные дисциплины. Кафедра Системной архитектуры
24. Какое главное назначение имеют сегменты при сегментно-страничной
организации логического адресного пространства?
25. Из каких частей состоит логический адрес микропроцессора с архитектурой IA32?
26. Где хранится селектор, используемый в логическом адресе?
27. Какова разрядность селектора МП с архитектурой IA-32?
28. Какие поля входят в состав селектора?
29. Каков размер смещения в логическом адресе МП с архитектурой IA-32?
30. Как формируется смещение в логическом адресе при выборке команды?
31. Как формируется смещение в логическом адресе при обращении за операндом,
находящемся в памяти?
32. Какие системные таблицы используются при сегментном преобразовании
адреса МП с архитектурой IA-32?
33. На какие поля разбивается линейный адрес в случае необходимости
страничного преобразования?
34. Какие системные объекты используются при преобразовании линейного адреса
в физический в случае необходимости страничного преобразования?
35. Какую информацию о сегменте содержит его дескриптор?
36. Какова длина поля адреса в дескрипторе сегмента?
37. Какова длина поля предела в дескрипторе сегмента?
38. В каких единицах может указываться длина сегмента, задаваемая в его
дескрипторе?
39. Чем определяется единица измерения длины сегмента, задаваемой в его
дескрипторе?
40. Какова длина сегмента в МП с архитектурой IA-32, работающего в защищенном
режиме?
41. Каково назначение битов атрибутов в дескрипторе сегмента?
42. Каково назначение поля DPL в байте доступа дескриптора сегмента?
43. Какие типы сегмента могут описываться в дескрипторе?
44. Какие типы системных объектов могут быть описаны в дескрипторе сегмента?
45. Обращение к каким таблицам может быть задано в селекторе?
46. Какая информация содержится в глобальной таблице дескрипторов?
47. Какая информация содержится в локальной таблице дескрипторов?
48. Сколько обращений к памяти требуется при вычислении линейного адреса в
случае нахождения дескриптора сегмента в глобальной таблице дескрипторов?
49. Сколько обращений к памяти требуется при вычислении линейного адреса в
случае нахождения дескриптора сегмента в локальной таблице дескрипторов?
50. Для чего используются теневые регистры, соответствующие сегментным
регистрам микропроцессора?
51. Почему виртуальная память строится на основе страничной, а не сегментной
организации памяти?
52. Для чего в МП с архитектурой IA-32 используется двухуровневое
преобразование номера виртуальной страницы в номер физической страницы?
53. Каково назначение битов атрибутов в элементе таблицы страниц?
Аппаратные средства защиты информации в МП
1. Каково назначение аппаратных средств защиты информации
микропроцессора?
2. На какие классы делятся средства защиты информации в микропроцессоре?
3. Какие проверки выполняются средствами защиты микропроцессора на этапе
загрузки селектора и кэширования дескриптора?
4. Какие проверки выполняются средствами защиты микропроцессора при
обращении к памяти?
5. Какое максимальное количество уровней привилегий различается
аппаратными средствами микропроцессора?
6. Какое количество уровней привилегий различается аппаратными средствами
микропроцессора на уровне страниц?
52
Специальные дисциплины. Кафедра Системной архитектуры
7. На каком уровне привилегий работают программы ядра операционной
системы?
8. На каком уровне привилегий работают прикладные пользовательские
программы?
9. Сколько уровней привилегий должна поддерживать защищенная
операционная система?
10. На каком уровне привилегий можно реализовать незащищенную систему?
11. Чем определяется уровень привилегий сегмента?
12. Какие проверки проводят средства защиты микропроцессора по привилегиям
при выполнении программы?
13. Какие команды относятся к привилегированным?
14. На каком уровне привилегий могут выполняться привилегированные команды?
15. В каком случае часть сегмента может иметь особую защиты по отношению ко
всему сегменту?
16. Возможно ли выполнение команд ввода-вывода для программы, чей уровень
привилегий меньше уровня привилегий, указанного в поле IOPL регистра флагов?
17. На каком уровне привилегий могут располагаться данные, к которым
разрешено обращение программе?
18. На каком уровне привилегий разрешено обращение программы к другим
программам без использования специальных механизмов доступа?
19. Какая информация содержится в шлюзе вызова?
20. Какой уровень привилегий кодируется в поле DPL байта доступа шлюза
вызова?
21. Каким образом программе обеспечивается возможность вызова более
привилегированных программ?
Многозадачность
1. Чем характеризуется мультипрограммный режим работы ЭВМ?
2. Что такое "процесс" в мультипрограммной ЭВМ?
3. Какими
аппаратными
и программными
средствами поддерживается
мультипрограммный режим работы ЭВМ?
4. В каком случае увеличение коэффициента мультипрограммирования
увеличивает пропускную способность ЭВМ?
5. Какие показатели характеризуются использование аппаратных ресурсов ЭВМ
при мультипрограммном режиме работы?
6. Как в общем случае изменяется время выполнения программы при увеличении
коэффициента мультипрограммирования?
7. Укажите основные режимы работы мультипрограммной ЭВМ.
8. Укажите основные одноочередные дисциплины распределения ресурсов.
9. В какой из одноочередных дисциплин распределения ресурсов время
нахождения в очереди длинных и коротких запросов зависит только от
момента их поступления?
10. Какая из одноочередных дисциплин распределения ресурсов наиболее
благоприятствует выполнению коротких запросов?
11. При какой дисциплине распределения ресурсов вновь поступивший запрос с
максимальным уровнем приоритета будет быстрее принят к обслуживанию?
12. На основе какой одноочередной дисциплины распределения ресурсов обычно
строятся многоочередные дисциплины?
13. Каким образом осуществляется переключение задач?
14. Какие аппаратные средства микропроцессора используются для поддержки
мультипрограммного режима работы?
15. Что представляет собой сегмент состояния задачи?
16. Какая информация содержится в регистре задачи?
17. Для каких целей используется селектор возврата в сегменте состояния
задачи?
18. Для чего используется битовая карта ввода-вывода в сегменте состояния
задачи?
53
Специальные дисциплины. Кафедра Системной архитектуры
19.
20.
21.
22.
Какую длину имеет сегмент состояния задачи?
Для чего используется бит занятости B в дескрипторе TSS?
Для чего используется бит NT вложенной задачи в регистре флагов?
Каково назначение поля смещения в командах межсегментных переходов,
осуществляющих переключение задач?
Тема 2. Принципы построения МП систем.
Лекция №5. Структура микропроцессорной системы.
Типы обмена информацией между микропроцессором, памятью и внешними
устройствами.
Обмен информацией в режиме прямого доступа в память. Структура и
функционирование
контроллера прямого доступа в память. Каскадное
включение контроллеров прямого доступа в память.
Функции и назначение чипсета.
Лекция №6. Прерывания и исключения в микропроцессорной системе.
Источники аппаратных прерываний в стандартной конфигурации компьютера.
Функционирование микропроцессора при обработке прерываний и исключений
в реальном и защищённом режимах работы.
Контроллер приоритетных прерываний (КПП): функции, структура и алгоритм
работы. Включение КПП в структуру микропроцессорной системы. Каскадное
включение контроллеров приоритетных прерываний.
Лабораторная работа №3. Система прерываний МК-51
Вопросы для самоконтроля
Структура МПС.
1.
Какие параметры входят в понятие интерфейса?
2.
Каковы преимущества микропроцессорной системы, использующей сигналы
IOR и IOW для обращения к внешним устройствам, по сравнению с системой,
использующей сигналы MR и MW как для обращения к ОЗУ, так и для обращения к
внешним устройствам?
3.
Каков основной недостаток программно-управляемого способа передачи
информации?
4.
Каково назначения контроллера прямого доступа к памяти в
микропроцессорной системе?
5.
Каков основной недостаток обмена информацией в режиме прямого доступа к
памяти?
6.
В каких случаях программно-управляемый обмен между памятью и
устройством ввода-вывода эффективнее обмена в режиме прямого доступа к
памяти?
7.
Какие из сигналов на шине используются при обмене информации в режиме
прямого доступа к памяти?
8.
Какая информация должна быть занесена в контроллер прямого доступа к
памяти при его инициализации?
9.
Как определяется начальный адрес блока ОЗУ, с которым проводит обмен
внешнее устройство в режиме прямого доступа к памяти?
10. Сколько внешних устройств может работать в режиме прямого доступа к
памяти при использовании одного контроллера ПДП ?
11. Сколько внешних устройств может работать в режиме прямого доступа к
памяти при каскадном включении двух контроллеров ПДП ?
12. Каковы функции чипсета?
13. Как влияет изменение чипсета на характеристики компьютера?
Прерывания
1. На какие группы делятся прерывания в универсальном микропроцессоре?
2. Чем выполнение программы – обработчика прерывания отличается от
54
Специальные дисциплины. Кафедра Системной архитектуры
выполнения подпрограмм?
3. На какие группы делятся аппаратные прерывания в универсальном
микропроцессоре?
4. На какие группы делятся программные прерывания в универсальном
микропроцессоре?
5. Сколько входов запросов немаскируемых прерываний имеет универсальный
микропроцессор?
6. Сколько входов запросов маскируемых прерываний имеет универсальный
микропроцессор?
7. Чем характеризуются программные прерывания (исключения) типа "отказ"?
8. Чем характеризуются программные прерывания (исключения) типа
"ловушка"?
9. Чем характеризуются программные прерывания (исключения) типа "авария"?
10. Какие действия по обработке прерывания микропроцессор выполняет
автоматически при поступлении запроса прерывания, разрешенного к
обслуживанию?
11. Сколько типов прерываний используется в универсальном микропроцессоре?
12. Как определяется адрес обработчика прерываний для универсального
микропроцессора, работающего в реальном режиме?
13. Какую информацию содержит тип прерывания?
14. Каким образом универсальный микропроцессор определяет тип
маскируемого аппаратного прерывания?
15. Каким образом универсальный микропроцессор определяет тип
немаскируемого аппаратного прерывания?
16. Каким образом универсальный микропроцессор определяет тип
программного прерывания?
17. Каково назначение контроллера приоритетных прерываний в компьютере?
18. Какое максимальное количество источников прерываний может быть
подключено к универсальному микропроцессору с использованием одной схемы
контроллера приоритетных прерываний?
19. Какое максимальное количество источников прерываний может быть
подключено к универсальному микропроцессору с использованием двух
контроллеров приоритетных прерываний, включенных каскадно?
20. Какое максимальное количество источников прерываний может быть
подключено к универсальному микропроцессору с использованием контроллеров
приоритетных прерываний ?
21. Какие условия должны быть выполнены, чтобы запрос, поступивший в
контроллер приоритетных прерываний, был принят к обслуживанию?
22. Каким образом контроллер приоритетных прерываний формирует тип
прерывания, принятого к обслуживанию?
23. Как определяются приоритеты запросов прерываний в контроллере
приоритетных прерываний?
24. Каков порядок распределения приоритетов запросов прерываний (от
наивысшего к наинизшему) в стандартной конфигурации компьютера, использующего
два контроллера приоритетных прерываний?
25. Какие из действий по обработке прерывания выполняются процессором
автоматически?
26. Какими средствами можно запретить все аппаратные маскируемые
прерывания?
27. Какая информация содержится в таблице векторов прерывания?
28. Каким образом микропроцессор определяет адрес программы – обработчика
прерывания поступившего запроса?
29. Каково назначение таблицы дескрипторов прерываний?
30. Какая информацию содержится в таблице дескрипторов прерываний?
31. Какова структура системы прерываний МК-51?
32. Какое количество источников прерываний используется в микроконтроллере
МК-51?
55
Специальные дисциплины. Кафедра Системной архитектуры
33. Каковы источники прерываний в МК-51?
34. Сколько уровней приоритетов прерываний имеется в микроконтроллере МК51?
35. Состояние каких флагов проверяется при разрешении прохождения запроса
прерывания на обработку в МК-51?
36. Как микроконтроллер МК-51выбирает запрос на обслуживание в случае
одновременного поступления нескольких запросов прерываний с одинаковыми
приоритетами в регистре IP?
37. Как микроконтроллер выбирает запрос на обслуживание в случае
одновременного поступления нескольких запросов прерываний МК-51?
38. Как микроконтроллер находит программу – обработчик прерываний?
39. В каких случаях в МК-51 возможны вложенные прерывания?
Тема 3. Основные направления развития архитектуры МП.
Лекция №7. Организация конвейерной обработки информации в МП.
Структура классического конвейера.
Оценка производительности МП при конвейерной обработке.
Типы конфликтов в конвейере и методы снижения их влияния на
производительность микропроцессора.
Лекция №8.Отличительные черты архитектуры современных микропроцессоров.
Особенности архитектуры МП с технологией MMX и SSE.
Микропроцессор Pentium-4: структура, архитектурные особенности.
Основные направления развития архитектуры микропроцессоров: CMP, SMT,
EPIC.
Микропроцессор Itanium.
Отличительные черты МП с RISC-архитектурой.
Микропроцессор Power 4 как пример многоядерного RISC- микропроцессора.
Лекция №9. Методы и средства оценки производительности микропроцессоров.
Вопросы для самоконтроля
Конвейер
1. Чем характеризуется конвейерный принцип обработки информации в
процессоре?
2. Какие преимущества обеспечивает конвейерный принцип обработки
информации (при идеальном конвейере)?
3. Какими средствами при конвейерной обработке информации обеспечивается
повышение производительности работы микропроцессора?
4. На какие этапы разделяется обработка информации в классическом
конвейере?
5. Чем определяется длительность такта работы микропроцессора при
конвейерной обработке информации?
6. Как изменяется длительность такта при переходе от последовательного
выполнения команд к конвейерному?
7. Чем характеризуется идеальный конвейер?
8. Какова длительность выполнения 20 команд в идеальном 10-ступенчатом
конвейере при длительности такта 10 нс?
9. Как называются конфликты в конвейере, возникающие при конвейеризации
команд переходов?
10. Как называются конфликты в конвейере, возникающие в случаях, когда
выполнение одной команды зависит от результата выполнения предыдущей
команды?
56
Специальные дисциплины. Кафедра Системной архитектуры
11. Как называются конфликты в конвейере, возникающие в том случае, когда
аппаратные средства микропроцессора не могут поддерживать все возможные
комбинации команд в режиме одновременного выполнения с совмещением?
12. Каковы причины возникновения структурных конфликтов в конвейере?
Технология ММХ
1. Каковы основные черты программ, ориентированных на обработку
мультимедийной информации?
2. Каковы основные черты технологии MMX?
3. Какова схема обработки данных по технологии MMX?
4. Какова разрядность MMX-регистров?
5. Какие новые типы данных используют MMX-команды?
6. Как сказывается использование MMX-команд на работе конвейера
микропроцессора?
7. Приведите примеры MMX-команд, направленных на повышение
производительности работы процессора и на уменьшение числа конфликтов.
Pentium 4. Тенденции развития архитектуры микропроцессоров. Архитектура
EPIC. Itanium
1.
2.
3.
4.
5.
6.
Каковы основные черты микроархитектуры Pentium 4?
Каковы особенности работы АЛУ микропроцессора Pentium 4?
Каковы характеристики системной шины FSB микропроцессора Pentium 4?
Как отличается глубина конвейера микропроцессора Pentium 4 от Pentium III?
Каковы основные черты блока предсказания переходов?
Общая или раздельная кэш-память используется в микропроцессоре Pentium
4?
7. В чем отличие кэш-памяти 2-го уровня микропроцессора Pentium 4 от
Pentium III ?
8. Какова основная особенность кэш-памяти команд микропроцессора Pentium
4?
9. Какова особенность работы блока SSE-2?
10. Каково назначение блока регистров замещения микропроцессора Pentium 4?
11. Каковы традиционные направления повышения производительности
микропроцессоров?
12. Чем ограничивается увеличение количества ступеней в конвейере
микропроцессора?
13. Чем ограничивается увеличение количества конвейеров в микропроцессоре?
14. Укажите основные направления развития архитектуры современных
микропроцессоров.
15. Чем характеризуются микропроцессоры с архитектурой CMP?
16. Чем характеризуются микропроцессоры с архитектурой SMT?
17. Каковы отличительные черты архитектуры EPIC?
18. Каковы основные достоинства архитектуры EPIC?
19. Каковы основные недостатки архитектуры EPIC?
20. Какие микропроцессоры имеют архитектуру EPIC?
21. Почему микропроцессор Itanium использует связки по 3 команды?
22. Каково назначение портов в микропроцессоре Itanium?
23. Каково назначение файла предикатов в микропроцессоре Itanium?
24. Какие типы исполнительных блоков входят в состав микропроцессора
Itanium?
Микропроцессоры с RISC-архитектурой. Микропроцессор Power 4
1. Каковы классические основы RISC-архитектуры?
57
Специальные дисциплины. Кафедра Системной архитектуры
2. Какое развитие получила RISC-архитектура со времени своего
возникновения?
3. Какими аппаратными средствами обеспечивается поддержка RISCархитектуры?
4. Каковы основные особенности RISC-микропроцессора Power4?
5. Как распределяется кэш-память между ядрами микропроцессора Power4?
6. Каково назначение каналов МСМ микропроцессора Power4?
7. Как связано ядро микропроцессора Power4 с кэш-памятью второго уровня?
8. Как формируются внутренние команды IOP в микропроцессоре Power4?
9. Как формируется группа команд в микропроцессоре Power4?
10. Сколько команд включает группа команд в микропроцессоре Power4?
11. Какова длина конвейера микропроцессора Power4?
12. Назовите основные особенности блока предсказания переходов
микропроцессора Power4?
13. Сколько исполнительных устройств входит в состав каждого ядра
микропроцессора Power4?
14. Какие возможности в микропроцессоре PowerPC 970 сокращены по
сравнению с микропроцессором Power4?
15. Какие дополнительные возможности появились в микропроцессоре
PowerPC 970 по сравнению с микропроцессором Power4?
Источники: основная и дополнительная литература, веб-ресурсы
б) Основная литература
1. Микропроцессорные системы: учеб. пособие для вузов / ред. : Д.В.Пузанков. СПб : Политехника, 2002. - 935 с.
2. Корнеев В.В., Киселев А.В. Современные микропроцессоры. -СПб: БХВПетербург, 2003.
3. Гуров В.В., Чуканов В.О. Основы теории и организации ЭВМ. М.: Интернетуниверситет информационных технологий; БИНОМ. Лаборатория знаний, 2006.- 272с.
4. Гуров
В.В.,
Рыбаков
А.А.
Лабораторный
практикум
"Разработка
микропроцессорных систем на основе однокристальных микроконтроллеров". - М.:
МИФИ,
2000.
84
с.
[Электронный
ресурс].
Режим
доступа:
http://v-v-g.narod.ru/Posobiya.htm/mps.doc
5. Бродин
В.Б.,
Шагурин
И.И.
Микропроцессор
i486.Архитектура,
программирование. М.: "ДИАЛОГ-МИФИ", 1993.
б) Дополнительная литература
6. Микропроцессорные системы: Уч. пособие для вузов / Е.К.Александров,
Р.И.Грушвицкий, М.С.Куприянов и др. – СПб.: Политехника, 2002.
7. Григорьев В.Л. Микропроцессоры i486:Архитектура и программирование: В 4
кн..- М.: Гранал,Бином, 1993.
8. Гуров В.В., Чуканов В.О. Архитектура и организация ЭВМ [Электронный ресурс].
- Режим доступа: http://www.intuit.ru/department/hardware/archhard2
9. Григорьев В.Л. Микропроцессоры i486:Архитектура и программирование: В 4
кн..- М.: Гранал,Бином, 1993.
10. Брэй Б. Микропроцессоры Intel 8086/8088, 80186/80188, 80286, 80386, 80486,
Pentium, Pentium Pro Processor, Pentium II, Pentium III, Pentium 4: архитектура,
программирование и интерфейсы / - 6-е изд. - Санкт-Петербург : БХВ-С-Пб,
2005. - 1328 с.
11. Боборыкин А.В., Липовецкий Г.П., Литвинский Г.В. и др. Однокристальные
микроЭВМ.-М.: МИКАП (БИНОМ),1994.
12. Гук М. Процессоры Pentium II,Pentium Pro и просто Pentium: Архитектура.
Интерфейс. Программирование.- СПб и др.: Питер, 1999
58
Специальные дисциплины. Кафедра Системной архитектуры
13. Нерода В.Я., Торбинский В.Э., Шлыков Е.Л. Однокристальные микроЭВМ MCS51. - М.: Диджитал Компонентс,1995.
14. Шагурин И.И., Бердышев Е.М. Процессоры семейства Intel P6: Pentium II,
Pentium III, Celeron и др.: архитектура, программирование, интерфейс. – М.:
Горячая линия – Телеком, 2000.
15. Шагурин И. Pentium 4 – новая ступень развития микропроцессорной техники. Chip News, №9, 2000.
16. Корнеев В. Будущее высокопроизводительных вычислительных систем.
Открытые системы, №5, 2003. Электронный ресурс]. - Режим доступа:
http://www.citforum.ru/hardware/vich_sist//
17. Шнитман
В.
Современные
высокопроизводительные
компьютеры.
Электронный ресурс]. - Режим доступа: www.citforum.ru/hardware/svk
18. Шагурин И. Особенности архитектуры процессоров Pentium 4. Электронный
ресурс]. - Режим доступа: http://chipnews.gaw.ru/html.cgi/arhiv/00_09/stat_18.htm
19. Кузьминский М. Микроархитектура Itanium. - Открытые системы, 2001, №9.
Электронный ресурс]. - Режим доступа: http://www.osp.ru/os/2001/09/008.htm
Модуль 2. «Архитектура вычислительных систем (ВС).
Входные компетенции
Студент обязан:
знать основы теории организации компьютеров и систем, основы схемотехники компьютеров, основы
архитектуры микропроцессоров.
Развиваемые компетенции модуля.
Знать: основные положения теории конвейера и ее возможности в решении практических
задач; архитектуру, достоинства и недостатки различных типов кэша; основы RISC идеологии
и основные пути ее развития в архитектуре современных процессоров; основные парадигмы
традиционных архитектур ВС: принципы организации архитектуры SMP, масштабирование
SMP систем, пути ее модификации; принципы организации архитектуры MPP,
масштабирование MPP систем, пути ее модификации; определение суперкомпьютерных
систем, основные характеристики современных суперкомпьютеров и области их применения;
принципы построения кластерных вычислительных систем.
Уметь: проводить аналитический анализ, классифицировать и критически оценивать
архитектурные особенности современных ВС; выбирать архитектуру ВС для конкретных
применений; оценивать эффективность использования конкретной архитектуры для данной
прикладной задачи.
Иметь навыки: определения конкретных
преимуществ и недостатков каждого из них.
типов
архитектур
ВС
с
Лекция № 1. Введение и классификация архитектур. Теория конвейера
 Введение. Содержание курса.
 Структура курса.
 Рекомендуемая литература.
 Понятие и определение архитектуры.
 Классификация архитектур.
 Теория конвейера. Определение конвейера. Таблица занятости.
 Классификация конвейеров.
 Понятие латентности. Диспетчеризация. Средняя латентность.
 «Жадная» стратегия диспетчеризации.
 Коэффициент занятости.
59
характеристикой
Специальные дисциплины. Кафедра Системной архитектуры
Лекция № 2. Теория конвейера. Векторные процессоры.







Лемма о минимальной средней латентности.
Введение задержки для увеличения производительности.
Вектор столкновений. Диаграмма состояний.
Примеры конвейеров современных процессоров.
Обобщенная архитектура аппаратных средств векторного процессора.
Архитектура команд машинного уровня. Архитектура ASC фирмы TI.
Архитектура векторного процессора Cyber 205, реализация механизма «зацепления
команд».
Архитектура векторных процессоров VP-200 фирмы Fujitsu и S-810 фирмы Hitachi.
Архитектура векторных процессоров SX-4,5,6,7,8 фирмы NEC.


Лекция № 3. RISC и «пострисковские» идеологии: многоядерность, многопоточность,
VLIW и EPIC.





История возникновения RISC идеологии. Основные признаки RISC идеологии.
Достоинства и недостатки RISC идеологии.
Об объединение RISC и CISC идеологий.
Пример RISC-процессора: архитектура процессора i860.
«Пострисковские» идеологии: многоядерность, VLIW и EPIC, аппаратная поддержка
многопоточности.
Лекция №4. Архитектура памяти. Архитектура кэш-памяти.


Иерархия памяти, основные параметры уровней иерархии.
Основные принципы организации памяти с расслоением: пакетная обработка,
конвейерная обработка.
Общие принципы организации кэш-памяти.
Организация кэша с прямым отображением.


Лекция №5. Архитектура кэш-памяти. Суперкомпьютеры. Кластеры.







Организация полностью ассоциативного кэша.
Организация частично-ассоциативного кэша.
Достоинства и недостатки различных типов кэша.
Стратегии обновления памяти. Стратегии замещения.
Определение суперкомпьютера.
Сравнение ТОР 500 и ТОР50.
Примеры суперкомпьютеров: CRAY-1, Cyber-205,
BlueGene/L.
Понятие кластерной архитектуры.

NEC
Eath
Simulater,
Лекция №6. Архитектура SMP. Архитектура MPP.














Основные базовые архитектуры для организации высокопроизводительных ВС.
Принципы организации классической SMP-системы. Достоинства и недостатки.
Проблема масштабируемости.
Проблема когерентности кэшей.
Примеры протоколов для поддержания когерентности кзша.
Совершенствование и модификация архитектуры SMP.
SMP в архитектуре современных многоядерных процессоров.
Архитектура NUMA.
Совершенствование SMP – архитектуры.
MPP – архитектура. История возникновения. Транспьютерные технологии.
Классическая МРР-архитектура: двумерная решетка, трехмерная решетка.
Архитектура и принципы организации Intel Paragon.
Принципы организации современных MPP – систем.
Краткая характеристика этих архитектур. Области применения. Примеры.
.
60
IBM
Специальные дисциплины. Кафедра Системной архитектуры
Вопросы для тестирования и самоконтроля:
1. Понятие архитектуры ВС. Многообразие понятий архитектура.
2. Примеры классификаций архитектур ВС.
3. Основные положения теории статического конвейера.
4. Понятие латентности. Средняя латентность.
5. «Жадная» стратегия.
6. Основная Лемма теории статического конвейера.
7. Введение задержек для увеличения производительности статического конвейера.
8. Вектор столкновений. Диаграмма состояний.
9. Привести примеры конвейеров современных процессоров.
10. Обобщенная архитектура аппаратных средств векторного процессора.
11. Основные положения и ограничения теории динамического конвейера.
12. Принципы организации иерархии памяти.
13. Архитектура ассоциативной кэш-памяти.
14. Архитектура кэш-памяти с прямым отображением.
15. Архитектура частично-ассоциативной кэш-памяти.
16. Стратегии обновления памяти. Стратегии замещения.
17. История возникновения RISC идеологии. Основные признаки RISC идеологии.
18. Достоинства и недостатки RISC идеологии.
19. Об объединение RISC и CISC идеологий.
20. «Пострисковские» идеологии: многоядерность, VLIW и EPIC, аппаратная поддержка
многопоточности.
21. Определение суперкомпьютера.
22. Сравнение ТОР 500 и ТОР50.
23. Основные базовые архитектуры для организации высокопроизводительных ВС.
24. Принципы организации классической SMP-системы. Достоинства и недостатки.
25. Проблема масштабируемости.
26. Проблема когерентности кэшей.
27. Примеры протоколов для поддержания когерентности кзша.
28. Совершенствование и модификация архитектуры SMP.
29. SMP в архитектуре современных многоядерных процессоров.
30. Архитектура NUMA.
31. Совершенствование SMP – архитектуры.
32. MPP – архитектура. История возникновения. Транспьютерные технологии.
33. Классическая МРР-архитектура: двумерная решетка, трехмерная решетка.
34. Архитектура и принципы организации Intel Paragon.
35. Принципы организации современных MPP – систем.
Источники: основная и дополнительная литература, веб-ресурсы
Основная литература:
61
Специальные дисциплины. Кафедра Системной архитектуры
http://dozen.mephi.ru:8101/student/9-avs.htm Электронный ресурс.
Шнитман В. Современные высокопроизводительные компьютеры. - Электронный
ресурс. - Режим доступа: www.citforum.ru/hardware/svk.
Хокни Р., Джессхоуп К. Параллельные ЭВМ. Архитектура, программирование и
алгоритмы: Пер. С англ.-М.: Радио и связь, 1986.
Коуги П.М. Архитектура конвейерных ЭВМ: Пер. с англ.- М.: Радио и связь, 1985.
(681.3/K-73.)
Амамия М., Танака Ю. Архитектура ЭВМ и искусственный интеллект: Пер. с японск.М.: Мир,1993.
Воеводин В.В., Жуматий С.А. Вычислительное дело и кластерные системы.
Издательство Московского университета, 2007
1.
2.
3.
4.
5.
6.
Дополнительная литература:
1. Г.Майерс. Архитектура современных ЭВМ: Пер. с англ.- М.: Мир, 1985.
2. Столлингс В. Структурная организация и архитектура компьютерных систем, 5-е изд.:
Пер. с англ.- М.: Изд. дом "Вильямс", 2002.
3. Таненбаум Э. Архитектура компьютера. - СПб.: Питер, 2002.
4. Циклер Б.Я., Орлов С.А. Организация ЭВМ и систем: Учебник для вузов - СПб. :
ПИТЕР, 2006, 667с.
Модуль 3. «Архитектура отказоустойчивых ВС».
Тема № 1 Основные архитектурные принципы отказоустойчивых ВС.
Лекция
№
1. Основные архитектурные принципы отказоустойчивых ВС. Принцип
резервирования ресурсов. Понятие о реконфигурировании ресурсов ВС.
Модификация архитектур типа SMP и кластер при построении
отказоустойчивых систем. Архитектура NUMA. Модификации NUMA: cc-NUMA,
СОМА, NUMA-Q, NUMAflex. Примеры современных отказоустойчивых систем.
Катастрофоустойчивые ВС, понятие катастрофы, типы катастроф. (4 часа).
Развиваемые компетенции
Иметь представление о современных архитектурах и технологиях в области
отказоустойчивых серверных систем, тенденциях развития этой отрасли; о типовых
архитектурных принципах организации отказоустойчивых серверных систем; об
основных
аппаратно-программных
методах
и
подсистемах
обеспечения
отказоустойчивости серверных систем; о типах катастроф и архитектурных принципах
обеспечения бесперебойного функционирования ВС при их возникновении.
Знать типовые архитектуры и основные характеристики
«вендоров» на рынке отказоустойчивых серверных систем.
продукции
главных
Семинарские занятия (14 часов).
В рамках семинарских занятий каждый студент обязан написать реферат и сделать по нему
доклад-презентацию на семинаре продолжительностью 25-30 минут. Тема каждого реферата
уникальна. Тематику реферата выбирает студент и утверждает ее у преподавателя. Однако, основные
направления тематики определены Заказчиком – Департаментом Системных Решений IBS В настоящее
время эти приоритеты выглядят так, как показано ниже.
Максимальный приоритет (наиболее интересны Заказчику):

Архитектура отказоустойчивых серверных систем фирмы Sun.

Архитектура отказоустойчивых серверных систем фирмы IBM.

Архитектура отказоустойчивых серверных систем фирмы HP.
62
Специальные дисциплины. Кафедра Системной архитектуры
Примеры конкретных тем рефератов:

IBM pSeries (UNIX-серверы)

IBM iSeries и zSeries (AS/400 и мэйнфреймы)

IBM iSeries, модели Power 570 и 595

Sun Microsystems

Itanium/HP PA-RISC

Sun Fire 12K/15K Systems
Средний приоритет:

Архитектура отказоустойчивых серверных систем фирмы Intel.

Архитектура отказоустойчивых серверных систем фирмы NEC.
Примеры конкретных тем рефератов:

Intel/AMD серверы HP, IBM, DELL

Blade-серверы HP, IBM, DELL

Блейд-серверы НР и архитектура NUMA
Низкий приоритет:

Архитектура отказоустойчивых серверных систем фирмы Tandem.

Архитектура отказоустойчивых серверных систем фирмы Stratus Technologies.
Примеры конкретных тем рефератов:

Отказоустойчивые серверы Stratus Technologies»
График выступлений на семинаре каждого студента составляется преподавателем с участием
студентов.
После того как студент определился с предполагаемой темой реферата он должен согласовать
подобранный материал с преподавателем и утвердить у него тему реферата. Студент получает
консультации в процессе подготовки реферата и доклада.
Защита реферата осуществляется с помощью презентации. После окончания презентации
происходит обсуждение доклада, выяснения архитектурных и технологических особенностей данной
ВС. Преподаватель также выясняет степень усвоения материала аудиторией и, при необходимости,
проводится повторное обсуждение отдельных положений доклада.
Студент сдает свой реферат после доклада в электронном виде. Все доклады выносятся на
экзамен в виде 3-го вопроса в билете, причем при ответе на этот вопрос студенту доступна презентация
доклада.
Невыполнение или некачественное выполнение реферата квалифицируется как невыполнение
студентом учебного плана по данной дисциплине.
Экзаменационные вопросы по 2-му и 3-му модулям для второго вопроса в билете.
1. Определение конвейера. Таблица занятости. Классификация конвейеров. Временная
организация и производительность конвейерных систем. Понятие “латентности”.
2. “Жадная” стратегия. Понятие MAL в теории конвейера. Лемма для статических
конвейеров. Введение задержек для увеличения производительности конвейеров.
3. Теория конвейера: вектор столкновений. Диаграмма переходов. Пример.
4. Иерархия памяти. Архитектурные способы увеличения быстродействия памяти:
конвейерная и пакетная обработка, кэширование.
5. Архитектура кэш-памяти. Прямое распределение информации в кэш-памяти.
6. Архитектура кэш-памяти. Ассоциативное распределение информации в кэш-памяти.
63
Специальные дисциплины. Кафедра Системной архитектуры
7. Архитектура кэш-памяти. Частично-ассоциативное распределение информации в кэшпамяти.
8. Стратегии обновления памяти и замещения при кэшировании. Оценки затрат на
дополнительное оборудование при реализации стратегий замещения.
9. RISC-идеология. История, основные принципы, признаки RISC. Достоинства и
недостатки.
10. «Пострисковские» архитектуры. Концепции многоядерности, multithreading, VLIW и
EPIC. Их характеристика и различия. Примеры.
11. Четыре основные архитектуры высокопроизводительных ВС, их краткая
характеристика, примеры.
12. Векторные процессоры: структура аппаратных средств, особенности архитектуры
команд. Примеры архитектуры векторных процессоров.
13. Архитектура векторного блока супер-ЭВМ CYBER-205. Особенности ее конвейеров,
обеспечивающие механизм “зацепления команд”.
14. Супер-ЭВМ: определение, области применения, обобщенные характеристики
современных супер-ЭВМ.
15. SMP архитектура. Принципы организации. Достоинства, недостатки. Проблема
масштабируемости. Область применения, примеры ВС на SMP.
16. SMP архитектура. Совершенствование и модификация SMP архитектуры. Проблема
когерентности КЭШа.
17. MPP архитектура: история развития, транспьютерная технология. Основные принципы
МРР. Примеры.
18. MPP архитектура: концепция, архитектура и характеристики суперкомпьютера Intel
Paragon.
19. Архитектура NUMA: ее модификации cc-NUMA, СОМА.
20. Архитектура NUMA: ее модификации NUMA-Q, NUMAflex.
Источники: основная и дополнительная литература, веб-ресурсы
Основная литература:
1.
2.
3.
4.
5.
6.
7.
8.
9.
10.
11.
12.
13.
14.
15.
16.
17.
http://sc.tamu.edu/help/altix/architecture.shtml
http://www.ccs.ornl.gov/workshops/FallCreek05/presentations/r_dias.pdf
http://www.nas.nasa.gov/News/Techreports/2008/PDF/nas-08-001.pdf
http://www.ixbt.com/news/news.php?id=50923
http://www.ixbt.com/news/news.php?id=50970
http://www.sgi.com/products/servers/altix/4000/
http://www.osp.ru/os/2003/07-08/012.htm
http://www.osp.ru/os/1997/02/14.htm
http://www.osp.ru/os/2000/09/010.htm
http://www.osp.ru/os/2003/12/004_13.htm
http://parallel.ru/ftp/computers/sgi/onyx2_tech.pdf
http://www.osp.ru/dbms/1997/03/30.htm
http://www.itc.ua/article.phtml?ID=9247&IDw=1&pid=115
http://www.osp.ru/os/1997/06/49.htm
http://www.osp.ru/os/1997/01/73.htm
http://www.ergeal.ru/txt/archive/cs/index.htm
http://www.parallel.ru/computers/vendors.html
64
Специальные дисциплины. Кафедра Системной архитектуры
18.
19.
20.
http://www.stu.ru/inform/glaves/glava3/kluchpon_3.htm
http://www.sim-mfti.ru/content/?fl=182&doc=1012
http://www.ergeal.ru/txt/archive/cs/prl/lec1.htm
Архитектура платформ SUN
1. http://www.sun.com
2. http://www.sun.com/servers/blades/8000pchassis/specs.xml
3. http://vpr.ocs.ru/?link=160599
4. http://www.bytemag.ru/articles/detail.php?ID=8383
5. http://ru.sun.com/products/servers/entry/blade8000/index.html
Архитектура платформ IBM SuperDome
http://www.i-teco.ru/hpsuperdome.html
1)
http://www.nstor.ru/ru/catalog/632/2785.html
2)
http://www.bytemag.ru/articles/detail.php?ID=8481&phrase_id=99211
3)
http://www.morepc.ru/server/serv190920061.html
4)
http://www.osp.ru/os/2006/05/2449825/012_r1.htm
Архитектура платформ IBM eServer zSeries
Авторы: В.А. Варфоломеев, Э.К. Лецкий, М.И. Шамров, В.В. Яковлев
http://www.intuit.ru/department/hardware/ibmarcz/
ABCs of z/OS System Programming Volume 10
z/Architecture, IBM System z processor design and connectivity
Books)
http://www-03.ibm.com/systems/ru/z/hardware/z10ec/index.html
(IBM Red
Дополнительная литература:
1. Журнал САПР и графика http://www.sapr.ru/article.aspx?id=15597&iid=704
2. Информационно-аналитический центр по параллельным вычислениям
Parallel.ru http://parallel.ru/computers/reviews/altix3000.html
3. Документы SGI http://www.silicongraphics.ru/documents.shtml
4.
5.
http://lib.aswl.ru/articles/cluster/cluster-solution.html
http://www.parallel.ru/computers/computers.html
65
Специальные дисциплины. Кафедра Системной архитектуры
3. Материально-техническое обеспечение дисциплины
Требования к аудиториям для всех видов занятий
Вид и
наименование
учебного
мероприятия
Лекции
Виды аудиторий
Компьютерный Потоковая Семинарская
класс
аудитория
аудитория
(до 20 мест)
Х
2
Лабораторные
работы
3
Семинарские
занятия
№
1
Необходимость
проектора
Интернет
Да
Желательно
Х
Да
Желательно
Х
Да
Желательно
Перечень используемых программно-технических средств
Индивидуальное рабочее место студента:

персональный компьютер с ОС MS Windows
Компьютеры должны быть объединены локальной сетью (проводной или беспроводной).
Рабочее место преподавателя аналогично рабочему месту студента + проектор.
66
Требуемое
ПО
MS WXP,
MS PP
MS WS2K3
MS WXP,
MS PP
MS WXP,
MS PP
Кол-во
учащихся в
группе
Без
ограничений
Не более
10-12
Не более
12-15
Видеоконференция
нет
Продолжительность
(в ак. часах)